[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法有效
| 申請?zhí)枺?/td> | 201710131234.3 | 申請日: | 2017-03-07 |
| 公開(公告)號: | CN108573927B | 公開(公告)日: | 2020-07-10 |
| 發(fā)明(設(shè)計(jì))人: | 周飛 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/8244 | 分類號: | H01L21/8244;H01L21/28;H01L21/762;H01L27/11;H01L29/423 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 徐文欣;吳敏 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 結(jié)構(gòu) 及其 形成 方法 | ||
1.一種半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,包括:
提供基底,所述基底包括第一區(qū)、第二區(qū)和第三區(qū),所述第三區(qū)位于所述第一區(qū)和第二區(qū)之間;
形成從第一區(qū)延伸至第二區(qū)的偽柵結(jié)構(gòu),所述偽柵結(jié)構(gòu)貫穿所述第三區(qū);
分別在所述第一區(qū)偽柵結(jié)構(gòu)兩側(cè)的基底內(nèi)形成第一源漏摻雜區(qū);
分別在所述第二區(qū)偽柵結(jié)構(gòu)兩側(cè)的基底內(nèi)形成第二源漏摻雜區(qū);
形成所述第一源漏摻雜區(qū)和第二源漏摻雜區(qū)之后,形成貫穿所述偽柵結(jié)構(gòu)的介質(zhì)開口,所述介質(zhì)開口暴露出第三區(qū)的基底;
在所述介質(zhì)開口內(nèi)形成層間介質(zhì)層,所述層間介質(zhì)層的頂部表面與偽柵結(jié)構(gòu)的頂部表面齊平。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,形成所述第一源漏摻雜區(qū)之前,還包括:在所述第二區(qū)基底、第三區(qū)基底、第三區(qū)偽柵結(jié)構(gòu)和第二區(qū)偽柵結(jié)構(gòu)上形成第一保護(hù)層;所述第一保護(hù)層的厚度為:6納米~10納米。
3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,所述第一保護(hù)層的形成步驟包括:在所述第一區(qū)、第二區(qū)和第三區(qū)的基底以及偽柵結(jié)構(gòu)上形成第一保護(hù)膜;去除位于所述第一區(qū)基底以及第一區(qū)偽柵結(jié)構(gòu)上的第一保護(hù)膜,形成第一保護(hù)層。
4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,所述第一源漏摻雜區(qū)的形成步驟包括:采用刻蝕工藝在所述第一區(qū)偽柵結(jié)構(gòu)兩側(cè)的基底內(nèi)形成第一開口;采用選擇性外延沉積工藝在所述第一開口內(nèi)形成外延層;在所述外延層內(nèi)摻雜P型離子或N型離子,形成所述第一源漏摻雜區(qū)。
5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,形成所述第二源漏摻雜區(qū)之前,還包括:在所述第一區(qū)基底、第三區(qū)基底、第一區(qū)偽柵結(jié)構(gòu)和第三區(qū)偽柵結(jié)構(gòu)上形成第二保護(hù)層;所述第二保護(hù)層的厚度為:6納米~10納米。
6.如權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,所述第二保護(hù)層的形成步驟包括:在所述第一區(qū)、第二區(qū)和第三區(qū)的基底以及偽柵結(jié)構(gòu)上形成第二保護(hù)膜;去除位于所述第二區(qū)基底以及第二區(qū)偽柵結(jié)構(gòu)上的第二保護(hù)膜,形成第二保護(hù)層。
7.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,所述第二源漏摻雜區(qū)的形成步驟包括:采用刻蝕工藝在所述第二區(qū)偽柵結(jié)構(gòu)兩側(cè)的基底內(nèi)形成第二開口;采用選擇性外延沉積工藝在所述第二開口內(nèi)形成外延層;在所述外延層內(nèi)摻雜P型離子或N型離子,形成所述第二源漏摻雜區(qū)。
8.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,所述介質(zhì)開口在沿偽柵結(jié)構(gòu)延伸方向上的尺寸為:20納米~40納米。
9.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,形成所述層間介質(zhì)層之后,還包括:去除偽柵結(jié)構(gòu)形成偽柵開口。
10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,所述偽柵結(jié)構(gòu)包括:偽柵極層;去除所述偽柵結(jié)構(gòu)的步驟包括:去除偽柵極層。
11.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,所述偽柵結(jié)構(gòu)還包括:偽柵介質(zhì)層;所述偽柵極層位于所述偽柵介質(zhì)層上;去除所述偽柵結(jié)構(gòu)的步驟還包括:去除偽柵極層之后,去除偽柵介質(zhì)層。
12.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,在形成層間介質(zhì)層之前,還包括:在所述介質(zhì)開口的側(cè)壁形成第一側(cè)墻。
13.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,所述第一側(cè)墻的材料包括:氮化硅;所述第一側(cè)墻的厚度為:2納米~3納米。
14.如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)的形成方法,其特征在于,形成所述第一側(cè)墻之前,還包括:在所述介質(zhì)開口側(cè)壁上形成第二側(cè)墻。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710131234.3/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





