[發明專利]一種用于靜電夾盤(ESC)的夾緊電路

有效

• 申請號: 201710130515.7
• 申請日: 2015-02-09
• 公開（公告）號: CN106876313B
• 公開（公告）日: 2019-09-27
• 發明（設計）人: R·薩德賈迪;W·G·小博伊德;V·D·帕科;M·M·諾基諾夫
• 申請（專利權）人: 應用材料公司
• 主分類號: H01L21/683
• 分類號: H01L21/683;H02N13/00;B23Q3/15
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 侯穎媖

揭示了一種用于靜電夾盤(ESC)的夾緊電路，所述夾緊電路包括：一個或多個夾緊電極，安置在所述ESC的電介質體中；多個像素電極，安置在所述電介質體中；以及夾緊電路，所述夾緊電路包括所述一個或多個夾緊電極以及所述多個像素電極，所述夾緊電路可操作來將基板靜電地夾緊至所述ESC的工件支撐表面，所述夾緊電路具有多個二次電路，其中每一個二次電路包括多個電容器中的至少一個電容器，每一個二次電路配置成獨立地控制所述像素電極中的一個與地之間的阻抗。

本申請是申請日為2015年2月9日的、申請號為“201580007797.0”的、發明名稱為“像素化電容受控的ESC”的發明專利申請的分案申請。

技術領域

本文所述的實現方式總體上關于半導體制造，并且更特定地關于靜電夾盤以及使用該靜電夾盤的方法。

背景技術

隨著器件圖案的特征尺寸變得更小，對這些特征的臨界尺寸(criticaldimension；CD)的要求成為對于穩定且可重現的器件性能的更重要的準則。由于腔室的不對稱性(諸如，腔室和基板溫度、流導和RF場)，跨處理腔室內經處理的基板的可允許的CD變化難以達成。

在利用靜電夾盤的工藝中，由于在基板下方的夾盤的非均質構造，跨基板的表面的蝕刻的均勻性具有挑戰性。例如，靜電夾盤中的一些區域具有氣孔，而其他區域則具有從所述氣孔側向偏離的升舉銷孔。又一些其他區域具有夾緊電極，而其他區域則具有從夾緊電極側向偏離的加熱器電極。夾盤的非均質構造導致射頻(radio frequency；RF)場的不均勻性，此不均勻性直接影響跨基板表面的蝕刻。

靜電夾盤的結構可能在側向上且在方位角上變化，這使夾盤與基板之間的RF場的均勻性復雜化且難以獲得，從而導致跨夾盤表面的RF場中的局部變化性。基于等離子體的工藝可能對于至靜電夾盤的小局部RF耦接變化非常敏感。由此，局部射頻耦接變化導致沿基板的表面的處理結果的不均勻性。

因此，存在對改進的靜電夾盤的需要。

發明內容

本文所述的實現方式提供一種像素化ESC，該像素化ESC允許對對ESC與置于該ESC上的基板之間的RF耦接進行側向調諧和方位角調諧。在一個實施例中，像素化靜電夾盤(pixelated electrostatic chuck；ESC)可包括：電介質體，具有工件支撐表面，所述工件支撐表面配置成在其上接受基板；一個或多個夾緊電極，安置于像素化ESC中；以及多個像素電極。多個像素電極可在浮動狀態與接地狀態之間切換，具有對地的可變電容，或者既可在浮動狀態與接地狀態之間切換，又具有對地的可變電容。像素電極和夾緊電極形成電路，該電路可操作以將基板靜電地夾緊至工件支撐表面。

在另一實施例中，提供一種處理腔室。所述處理腔室包括腔室主體，該腔室主體中安置有像素化靜電夾盤(ESC)。像素化ESC可如上所述那樣配置。

在又一實施例中，提供一種用于處理基板的方法，該方法包括：向形成于像素化靜電夾盤中的主夾緊電極施加功率；將側向分布在像素化靜電夾盤內的多個像素電極中的一個或多個選擇性地耦接到地面以將基板緊固至像素化靜電夾盤；以及在像素化靜電夾盤上處理基板。

附圖說明

因此，為了可詳細地理解本發明的上述特征的方式，可通過參考實現方式對上文中簡要概述的本發明進行更特定的描述，這些實現方式中的一些在附圖中示出。然而，將注意的是，附圖僅示出本發明的典型實現方式，因此附圖將不被視作限制本發明的范圍，因為本發明可承認其他同樣有效的實現方式。

圖1是處理腔室的示意性橫剖面側視圖，該處理腔室中具有像素化靜電夾盤的一個實施例；

圖2是詳細說明像素化靜電夾盤和基板支撐組件的多個部分的部分示意性橫剖面側視圖；

圖3是示出在像素化靜電夾盤中的可調電容器和電極的布局的部分平面頂視圖；