[發明專利]半導體器件的制造方法及襯底處理裝置

有效

• 申請號: 201710123767.7
• 申請日: 2017-03-03
• 公開（公告）號: CN107275280B
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 竹田剛;蘆原洋司;大橋直史;菊池俊之
• 申請（專利權）人: 株式會社國際電氣
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 楊宏軍;李文嶼

本發明涉及半導體器件的制造方法及襯底處理裝置。提供一種針對形成有空氣隙的半導體器件能夠實現良好的特性的技術。將襯底搬入處理室的工序，襯底具有第一布線層，包括第一層間絕緣膜、形成在第一層間絕緣膜之上用作布線的多個含銅膜、使含銅膜間絕緣的布線間絕緣膜以及設于多個含銅膜之間的空隙，和第一防擴散膜，第一防擴散膜構成為形成在含銅膜上表面的一部分的表面上，抑制含銅膜的成分的擴散；和形成含硅膜，向處理室內供給含硅氣體，從而在含銅膜之上的沒有形成第一防擴散膜的其他部分的表面之上和構成空隙的壁上形成含硅膜。

技術領域

本發明涉及半導體器件的制造方法和襯底處理裝置。

背景技術

近年來，半導體器件有高度集成化的傾向，隨之而來的是布線間的細微化。因此，存在布線間電容變大，引起信號的傳播速度降低等問題。于是，要求將布線間盡可能低介電常數化。

發明內容

發明所要解決的技術問題

作為實現低介電常數化的方法之一，正在研究在布線間設置空隙的空氣隙構造。作為形成空氣隙構造的空隙的方法，例如有對布線間進行蝕刻的方法。例如專利文獻1中記載了空氣隙的形成方法。

可是，由于加工精度的問題，在進行圖案形成的時候有時會發生不對中(misalignment)。因此，存在電路特性變差這樣的問題。

因此，本發明的目的是提供一種針對形成有空氣隙的半導體器件能夠實現良好的特性的技術。

專利文獻1：日本特開2006-334703

解決技術問題所采取的技術手段

為了解決上述技術問題，本發明提供一種技術，該技術包括：將襯底搬入處理室的工序，所述襯底具有：

第一布線層，包括第一層間絕緣膜、形成在所述第一層間絕緣膜之上用作布線的多個含銅膜、使所述含銅膜間絕緣的布線間絕緣膜以及設于所述多個含銅膜之間的空隙，和

第一防擴散膜，所述第一防擴散膜構成為形成在所述含銅膜上表面的一部分的表面上，抑制所述含銅膜的成分的擴散；和形成含硅膜的工序，向所述處理室內供給含硅氣體，從而在所述含銅膜之上的沒有形成所述第一防擴散膜的其他部分的表面之上和構成空隙的壁上形成含硅膜。

發明效果

根據本發明涉及的技術，能夠提供一種針對形成有空氣隙的半導體器件能夠實現良好的特性的技術。

附圖說明

[圖1]是對一個實施方式涉及的半導體器件的制造流程進行說明的說明圖。

[圖2]是一個實施方式涉及的晶片的說明圖。

[圖3]是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

[圖4]是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

[圖5]是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

[圖6]是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

[圖7]是對一個實施方式涉及的晶片的處理狀態進行說明的說明圖。

[圖8]是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

[圖9]是對一個實施方式涉及的襯底處理裝置進行說明的說明圖。

[圖10]是對形成一個實施方式涉及的第二防擴散膜的工序進行說明的說明圖。

[圖11]是對一個實施方式涉及的成膜工序進行說明的說明圖。