[發明專利]阻抗匹配電路與接口電路

有效

• 申請號: 201710123202.9
• 申請日: 2017-03-03
• 公開（公告）號: CN108536628B
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 胡波;蘭坤
• 申請（專利權）人: 聯發科技（新加坡）私人有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 白華勝;王蕊

1.一種阻抗匹配電路，適用于一接口電路，包括：

參考電壓產生電路，用以產生參考電壓；

控制信號產生電路，用以根據該參考電壓以及用以指示該接口電路的電源狀態的電源就緒信號產生多個控制信號；以及

電路子單元，耦接至該參考電壓產生電路與該控制信號產生電路，用以接收該參考電壓以及該多個控制信號，其中該電路子單元包括多個晶體管，該多個晶體管根據該多個控制信號的電壓電平被導通或關閉，用以于該接口電路被供電時，提供與接收器的阻抗相匹配的阻抗，

其中該參考電壓被供應至該多個晶體管的襯底，使得該多個晶體管的襯底的電壓不為零。

2.根據權利要求1所述的阻抗匹配電路，其特征在于，該電源就緒信號用于指示該接口電路是否已被供電。

3.根據權利要求1所述的阻抗匹配電路，其特征在于，于該接口電路未被供電時，該參考電壓產生電路根據該接口電路的第一輸出端與第二輸出端的回授電壓產生該參考電壓。

4.根據權利要求1所述的阻抗匹配電路，其特征在于，該電路子單元包括：

第一組晶體管，該第一組晶體管耦接于電壓源以及第一輸出端之間；以及

第二組晶體管，該第二組晶體管耦接于該電壓源以及第二輸出端之間。

5.根據權利要求4所述的阻抗匹配電路，其特征在于，該第一組晶體管和該第二組晶體管均包括串聯耦接的第一晶體管、第二晶體管、第三晶體管和第四晶體管，該第一晶體管的襯底和該第二晶體管的襯底均連接至該第二晶體管的漏極，第三晶體管的襯底和該第四晶體管的襯底均連接至該第三晶體管的源極。

6.根據權利要求第4項所述的阻抗匹配電路，其特征在于，該第一組晶體管和該第二組晶體管均包括串聯耦接的第一晶體管和第二晶體管，該第一晶體管的襯底和該第二晶體管的襯底彼此連接用以接收該參考電壓。

7.根據權利要求5所述的阻抗匹配電路，其特征在于，該參考電壓產生電路包括：

第一電阻，耦接至該第一組晶體管中的該第二晶體管和該第三晶體管之間；以及

第二電阻，耦接至該第二組晶體管中的該第二晶體管和該第三晶體管之間，其中該第一電阻與該第二電阻的連接點耦接至用以輸出該參考電壓的參考電壓輸出端。

8.根據權利要求5所述的阻抗匹配電路，其特征在于，在該接口電路未被供電且有已被供電的另一接口電路與該接口電路相連接時，該第一晶體管、第三晶體管和第四晶體管導通，該第二晶體管關斷。

9.根據權利要求6所述的阻抗匹配電路，其特征在于，在該接口電路未被供電且有已被供電的另一接口電路與該接口電路相連接時，該第一晶體管導通，該第二晶體管關斷。

10.根據權利要求4所述的阻抗匹配電路，其特征在于，該參考電壓產生電路包括：

第一電阻，耦接至第一輸出端；

第二電阻，耦接于該第一電阻以及第二輸出端之間；以及

第三組晶體管，該第三組晶體管耦接于電壓源以及該第一電阻與該第二電阻的連接點之間，該第三組晶體管包括串聯耦接的第一晶體管、第二晶體管、第三晶體管和第四晶體管，該第一晶體管的襯底和該第二晶體管的襯底均連接至該第二晶體管的漏極，第三晶體管的襯底和該第四晶體管的襯底均連接至該第三晶體管的源極，其中該第二晶體管與該第三晶體管的連接點耦接至用以輸出該參考電壓的參考電壓輸出端。