[發明專利]一種時鐘分頻電路及其分頻方法

在審

• 申請號: 201710122850.2
• 申請日: 2017-03-03
• 公開（公告）號: CN108540128A
• 公開（公告）日: 2018-09-14
• 發明（設計）人: 張章;張召旭;喬瑛;侯書珺;丁義民
• 申請（專利權）人: 北京同方微電子有限公司
• 主分類號: H03K23/48
• 分類號: H03K23/48
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種時鐘分頻電路及其分頻方法。該時鐘分頻電路包括計數器、第一鎖存器、第二鎖存器、反相器、同步器和與門，其中，計數器的輸出端連接第一鎖存器的輸入端，第一鎖存器的輸出端連接與門的輸入端，計數器的輸出端連接同步器的輸入端，同步器輸出端連接第二鎖存器的輸入端，第二鎖存器的輸出端連接與門的輸入端，反相器的輸出端連接第二鎖存器的輸入端，外部輸入信號作為時鐘源時鐘輸入計數器、第一鎖存器和反相器；本發明由于采用了三分之二時鐘分頻電路和分頻方法，能夠更好地實現芯片功耗與性能相平衡，能夠實現精確的三分之二分頻定時，使得芯片系統能夠實現更多頻率選擇。

技術領域

本發明涉及集成電路設計技術領域， 尤其涉及一種時鐘分頻電路及其分頻方法。

背景技術

現有的偶數時鐘分頻（二、四分頻）電路結構，如圖1所示，該偶數時鐘分頻電路，該時鐘分頻電路由一個計數器、一個反相器和一個觸發器組成，即可完成對時鐘的分頻功能。現有偶數時鐘分頻電路的工作原理，是把輸入的時鐘源時鐘信號作為計數脈沖，由于計數器的輸出端是按一定規律輸出脈沖的，所以對不同的端口輸出的信號脈沖，就可以看作是對輸入信號的“分頻”，而分頻頻率的工作過程，則由選用的計數器所決定，因此，如果選用的是二進制計數器，則是二分頻時鐘電路，如果選用的是四分頻計數器，則是四分頻時鐘電路，以此類推。因此，計數器計數計滿后，會向觸發器發送一個使能信號，觸發器接收到使能信號后，就會接收經反相器處理過后的源時鐘信號，最后由觸發器輸出最后分頻時鐘。但是，芯片采用現有的偶數時鐘分頻電路及其分頻方法之后，雖然芯片的功耗成倍下降，但其運算速度也會成倍下降，導致芯片的功耗與速度二者無法兼得，不能達到設計要求。

發明內容

針對上述現有技術中存在的不足，本發明的目的是，提供一種時鐘分頻電路及其分頻方法，能夠保持芯片功耗與性能平衡的時鐘分頻方案，該時鐘分頻方案能夠對時鐘源時鐘進行三分之二分頻功能，從而達到讓芯片性能與功耗平衡的目的。

為了達到上述技術目的，本發明所采用的技術方案是：

一種時鐘分頻電路，其特征在于，所述時鐘分頻電路包括計數器、第一鎖存器、第二鎖存器、反相器、同步器和與門，其中，計數器的輸出端連接第一鎖存器的輸入端，第一鎖存器的輸出端連接與門的輸入端，計數器的輸出端連接同步器的輸入端，同步器輸出端連接第二鎖存器的輸入端，第二鎖存器的輸出端連接與門的輸入端，反相器的輸出端連接第二鎖存器的輸入端，外部輸入信號作為時鐘源時鐘輸入計數器、第一鎖存器和反相器；

計數器將時鐘源時鐘進行三分頻處理后輸出第一時鐘，第一鎖存器將時鐘源時鐘和第一時鐘鎖存后輸出第二時鐘，反相器將時鐘源時鐘翻轉后輸出第三時鐘，同步器將第一時鐘和第三時鐘同步后輸出第四時鐘，第二鎖存器將第三時鐘和第四時鐘鎖存后輸出第五時鐘，與門將第二時鐘和第五時鐘相與后輸出三分之二時鐘。

一種時鐘分頻電路的分頻方法，具體步驟為：

步驟1：外部輸入信號作為時鐘源時鐘，計數器將時鐘源時鐘進行三分頻處理后輸出第一時鐘；

步驟2：第一時鐘和時鐘源時鐘經第一鎖存器鎖存后輸出第二時鐘；

步驟3：時鐘源時鐘經反相器翻轉后輸出第三時鐘；

步驟4：第一時鐘和第三時鐘經同步器同步后輸出第四時鐘；

步驟5：第三時鐘和第四時鐘經第二鎖存器鎖存后輸出第五時鐘；

步驟6：第二時鐘和第五時鐘經與門相與后輸出三分之二時鐘。

本發明由于采用了三分之二時鐘分頻電路和分頻方法，所獲得的有益效果是：

1．該方案對時鐘分頻的處理處于二、四分頻的中間態，能夠更好地實現芯片功耗與性能相平衡；

2．該方案能夠實現精確的三分之二分頻定時；