[發明專利]一種傳感器電容值檢測方法

在審

• 申請號: 201710122748.2
• 申請日: 2017-03-03
• 公開（公告）號: CN106932650A
• 公開（公告）日: 2017-07-07
• 發明（設計）人: 許國輝;鄺國華
• 申請（專利權）人: 廣東合微集成電路技術有限公司
• 主分類號: G01R27/26
• 分類號: G01R27/26
• 代理公司: 廣東莞信律師事務所44332
• 代理人: 曹柏榮

技術領域

本發明涉及電容式傳感器技術領域，具體涉及一種傳感器電容值檢測方法。

背景技術

在物聯網(IOT)、移動通信和智能汽車的應用中，傳感器已成為一種不可或缺的器件。低功耗和快速響應都是這些產品應用需求的共通點。傳感器有多種不同的型態，其中利用電容值來檢測相應的物理量值，如位置、壓力、加速度等，由于功耗較低，其應用日益廣泛。

傳感器的讀取是基于它的物理特性把電容充電后，通過它所儲存的電荷值反映需要測量的參數。一般的電容傳感器的檢測是把電容器的電荷轉移、利用采樣等的方法把電容值轉換為電壓，如圖1。這種方法的缺點是必需采用復雜的模擬電路，如放大器和ADC(模數轉換器)，這一方面增加了芯片的功耗，也增加了設計時的難度。以致當把電容式傳感器應用在可穿戴或其他需要電池驅動的系統時，整體系統的功率限制便面臨嚴峻的考驗。

發明內容

本案提出了一種傳感器電容值檢測方法，有效解決現有傳感器中電容值檢測方式導致電路復雜、功耗高，不適用于可穿戴或其他需要電池驅動設備的問題。

本發明解決上述技術問題的技術方案是：

所述的方法是通過比較對兩組反相器延遲鏈的放電時間，以迭代法的方式將儲存在電容上的電荷值數字化，配以差分模式，從而得到檢測電容的變化值。

所述的方法是比較兩組反相器延遲鏈的放電時間；其中包括一組由檢測傳感器電容供電的上部反相器延遲鏈，和另一組用了預設電壓Vdet電平供電的下部反相器延遲鏈；

在準備檢測階段時，先將檢測的電容充電至初始電壓電平VREF，電荷為：

Q(t＝0)＝Csense(t＝0)×VREF

然后把該電荷用于替代上部反相器延遲鏈供電傳感器電容電壓Vsense，比較該延遲鏈的邏輯輸出電壓V1P和下部反相器延遲鏈的邏輯輸出電壓V2P；

電源電壓越高，它所產生的延遲越小；

當傳感器電容電壓Vsense高于預設電壓Vdet時，上部反相器鏈的延遲會比下部反相器鏈的延遲較少；

當傳感器電容電壓Vsense放電到預設電壓Vdet時，兩者的延遲會變得相同；即，如果信號V1P早于信號V2P，則為傳感器電容電壓Vsense大于預設電壓Vdet，需要為傳感器電容Csense放更多的電；計數器的值會遞增1次，觸發切換信號H→L或L→H；

執行另一次放電，直至傳感器電容電壓Vsense已放電至預設電壓Vdet為止；

只有在傳感器電容Csense上的電壓VSP低于預設電壓Vdet時才會停下來；這時計數器的值便是對應傳感器電容Csense的值，等同被測量的物理參數。

所述的檢測采用差分檢測方法，即兩組反相器延遲鏈的放電時間進行比較后再進行差分計算；其中一邊的兩組反相器延遲鏈的比較極性與另一邊的兩組反相器延遲鏈的比較極性相反；兩邊計數器值相加后獲得差分數值。

所述的信號V1P、V2P作為電壓比較器的輸入；該電壓比較器的輸出作為計數器的輸入。

所述的信號V1N、V2N作為電壓比較器的輸入；該電壓比較器的輸出作為計數器的輸入。

所述的方法是：

假設在傳感器電容Csense上的電壓在ith迭代(iteration)時是VS(i)，dC是每次放電量的等效電容；則一次放電后，傳感器電容電壓VS(i+1)：

VS(i+1)×(Csense+dC)＝VS(i)×Csense

Nth迭代(iteration)時，VS(N)＝Vdet，已知VS(0)＝VREF，得出：

由于Csense＞＞dC，

由于Vdet，VREF是固定的設計值，dC基于反相器延遲鏈的放電特性也不會隨著時間改變，求得的N值，即技術器值；與傳感器電容Csense有著線性的關系。

有益效果：

本發明整個檢測系統采用全數字電路設計，不需使用特殊的CMOS工藝，除了設計簡單以外，在測量時間和功率上，都較現時大部份的解決方案(如∑-ΔADC、CDC等開關電容電路)更能滿足低功耗、快響應檢測的應用。在0.18um的工藝上，電路的物理版圖面積只需0.002～0.003mm^2范圍，相對一般的開關電容電路(0.05～0.2mm^2)，在芯片成本上有明顯的優勢。

本發明基于全數字電路的電容檢測方法，不但大大減少了電路設計的難度，減低生產成本，而且也能更省電，提升響應時間，以致能夠更容易應用在各種低功耗、快速采樣檢測的方案。