[發明專利]適用于DRAM/PRAM混合主存架構的頁緩存方法及混合主存架構系統有效
| 申請號: | 201710122207.X | 申請日: | 2017-03-02 |
| 公開(公告)號: | CN106909323B | 公開(公告)日: | 2020-03-10 |
| 發明(設計)人: | 徐玉景;賈智平;鞠雷;蔡曉軍;趙夢瑩;張志勇 | 申請(專利權)人: | 山東大學 |
| 主分類號: | G06F12/0882 | 分類號: | G06F12/0882;G06F3/06 |
| 代理公司: | 濟南圣達知識產權代理有限公司 37221 | 代理人: | 張勇 |
| 地址: | 250061 山*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 適用于 dram pram 混合 主存 架構 緩存 方法 系統 | ||
1.一種適用于DRAM/PRAM混合主存架構的頁緩存方法,其特征在于,包括:
步驟1:混合主存系統接收頁面操作請求,當頁面操作請求是寫頁面請求時,將寫頁面請求的頁面放入DRAM;當頁面操作請求是讀頁面請求,將讀頁面請求的頁面放入PRAM;
步驟2:混合主存系統根據頁面的寫密集型標志位來篩選出寫密集型緩存頁,并僅將寫密集型緩存頁從PRAM遷移至DRAM中進行緩存;
所述方法還包括:設置歷史鏈表HLL,用來記錄距離當前時刻預設時間間隔的被置換出來的頁面;當鏈表HLL中的頁被再次調度時,設置其second chance bit(二次機會標志位)為1,以降低該頁被再次置換出緩存的概率,以保證訪問次數多而周期長的頁面不被頻繁調度,從而降低緩存調度的缺頁率;
CLOCK鏈表CL為所有混合架構中的緩存頁維護一個表項,每個表項包括4個控制標志位:reference bit、second chance bit、R-write bit和W-intensive bit;鏈表指針HEADrep和TAILrep指向CL鏈表的首/尾,用于鏈表的表項增加;當CL鏈表包含所有緩存頁表項,即緩存處于滿狀態下,循環指針Hrep和Hdram用于維護CL鏈表的頁緩存管理;指針Hrep在CL鏈表中循環檢索所有的DRAM和PRAM緩存頁,用于為緩存缺頁調度而搜索referencebit為0的緩存頁,并且將檢索過程中reference bit不為0的緩存頁的reference bit設置為0;而指針Hdram僅對混合緩存中的DRAM緩存頁進行維護操作,用于搜索合適的DRAM緩存頁以備缺頁調度或頁面遷移;
所述方法維護一個基于LRU的歷史鏈表HLL,用于記錄被置換出去的頁信息,包括頁的元數據信息;當鏈表HLL中的頁被再次調度時,設置其second chance bit(二次機會標志位)為1,以降低該頁被再次置換出緩存的概率,以保證訪問次數多而周期長的頁面不被頻繁調度,從而降低緩存調度的缺頁率;
利用reference bit(引用位)和R-write bit(再次寫標志位)來區分緩存頁的讀寫屬性,用W-intensive bit(寫密集型標志位)標記寫密集型緩存頁;對于PRAM中被判定的寫密集型頁,所述方法會將其遷移至DRAM中;用三個動態的控制標志位可以有效的減少和避免壞遷移。
2.如權利要求1所述的一種適用于DRAM/PRAM混合主存架構的頁緩存方法,其特征在于,該方法還包括:當混合主存系統接收調取緩存頁請求時且待調取緩存頁的寫密集型標志位為1時,將待調取的緩存頁放入DRAM緩存中。
3.如權利要求1所述的一種適用于DRAM/PRAM混合主存架構的頁緩存方法,其特征在于,在所述步驟1中,當DRAM或PRAM的緩存已滿,則混合主存系統選擇空閑區域分配存儲。
4.如權利要求1所述的一種適用于DRAM/PRAM混合主存架構的頁緩存方法,其特征在于,該方法還包括:從相應緩存介質中尋找置換頁,其具體過程包括:
根據待替換頁的寫密集型標志位的值判定:若寫密集型標志位為1,則說明待替換頁為寫密集型頁,需要從DRAM中尋找替換頁;若寫密集型標志位為0,則從整個緩存中尋找替換頁。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于山東大學,未經山東大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710122207.X/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種虛擬化系統中支持存儲災備的路由方法及裝置
- 下一篇:一種冰箱中前梁





