[發明專利]起始信號生成電路、驅動方法和顯示裝置

有效

• 申請號: 201710119977.9
• 申請日: 2017-03-02
• 公開（公告）號: CN106875886B
• 公開（公告）日: 2019-11-12
• 發明（設計）人: 栗峰;王寶強;蘇秋杰
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;劉偉

本發明提供一種起始信號生成電路、驅動方法和顯示裝置。所述起始信號生成電路包括：下拉節點控制單元；上拉控制節點控制單元，用于在所述第一時鐘信號輸入端、第二時鐘信號輸入端和第2n時鐘信號輸入端的控制下控制所述上拉控制節點的電位；上拉節點控制單元；存儲單元，連接于所述上拉節點與起始信號輸出端之間；以及，起始信號輸出單元；n為大于1而小于等于N的整數，N為大于1的整數。本發明節省了額外的起始信號輸出端和起始信號走線的空間。

技術領域

本發明涉及顯示驅動技術領域，尤其涉及一種起始信號生成電路、驅動方法和顯示裝置。

背景技術

現有的GOA(Gate On Array，陣列基板行驅動)電路需要在陣列基板上單獨設置一根為柵極驅動單元提供起始信號STV的走線，而無法利用現有的走線既可以為柵極驅動單元提供起始信號，從而存在為了提供起始信號還需設置額外的起始信號輸出端，從而需要增加相應的起始信號走線的問題，增加了額外的起始信號輸出端和起始信號走線的空間。

發明內容

本發明的主要目的在于提供一種起始信號生成電路、驅動方法和顯示裝置，解決現有技術中為了提供起始信號還需設置額外的起始信號輸出端，從而需要增加相應的起始信號走線的問題。

為了達到上述目的，本發明提供了一種起始信號生成電路，用于為GOA電路提供起始信號，所述GOA電路分別與2N個時鐘信號輸入端、第一電平輸入端和第二電平輸入端連接，N為大于1的整數，所述起始信號生成電路包括：

下拉節點控制單元，分別與下拉節點和上拉節點連接，用于在所述上拉節點的控制下控制所述下拉節點的電位；

上拉控制節點控制單元，分別與第一時鐘信號輸入端、第二時鐘信號輸入端和第2n時鐘信號輸入端和上拉控制節點連接，用于在所述第一時鐘信號輸入端、第二時鐘信號輸入端和第2n時鐘信號輸入端的控制下控制所述上拉控制節點的電位；

上拉節點控制單元，分別與所述上拉節點、所述上拉控制節點、所述下拉節點和所述第二時鐘信號輸入端連接，用于在所述上拉控制節點、所述下拉節點和所述第二時鐘信號輸入端的控制下，控制所述上拉節點的電位；

存儲單元，連接于所述上拉節點與起始信號輸出端之間；以及，

起始信號輸出單元，分別與所述上拉節點、所述下拉節點、所述第二時鐘信號輸入端、起始信號輸出端、所述第一電平輸入端和所述第二電平輸入端連接，用于在所述上拉節點、所述下拉節點和所述第二時鐘信號輸入端的控制下，控制所述起始信號輸出端與所述第一電平輸入端連接或控制所述起始信號輸出端與所述第二電平輸入端連接；

n為大于1而小于等于N的整數。

實施時，在每一幀顯示時間段內，每個時鐘信號輸入端輸入的時鐘信號的周期T相等，相鄰后一個時鐘信號比相鄰前一個時鐘信號周期延遲T/2N。

實施時，所述下拉節點控制單元還分別與第一電平輸入端和第二電平輸入端連接，具體用于當所述上拉節點的電位為第一電平時控制所述下拉節點與第二電平輸入端連接，當所述上拉節點的電位為第二電平時控制所述下拉節點與所述第一電平輸入端連接；

所述上拉控制節點控制單元還與所述第二電平輸入端連接，具體用于在第一時鐘信號輸入端輸入第一電平而第二時鐘信號輸入端和第2n時鐘信號輸入端都輸入第二電平時控制所述上拉控制節點與所述第一時鐘信號輸入端連接，并用于當所述第二時鐘信號輸入端輸入第一電平和/或第2n時鐘信號輸入端輸入第一電平時控制所述上拉控制節點與所述第二電平輸入端連接。

實施時，所述下拉節點控制單元包括：

第一下拉節點控制晶體管，柵極與所述上拉節點連接，第一極與下拉控制節點連接，第二極與所述第二電平輸入端連接；