[發(fā)明專利]一種基于嵌入式處理器的三維聲學成像實時信號處理裝置有效
| 申請?zhí)枺?/td> | 201710118201.5 | 申請日: | 2017-03-01 |
| 公開(公告)號: | CN106990406B | 公開(公告)日: | 2019-06-25 |
| 發(fā)明(設(shè)計)人: | 劉雪松;周凡;趙冬冬;陳耀武 | 申請(專利權(quán))人: | 浙江大學 |
| 主分類號: | G01S15/89 | 分類號: | G01S15/89;G06T1/20 |
| 代理公司: | 杭州天勤知識產(chǎn)權(quán)代理有限公司 33224 | 代理人: | 胡紅娟 |
| 地址: | 310013 浙江*** | 國省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 基于 嵌入式 處理器 三維 聲學 成像 實時 信號 處理 裝置 | ||
1.一種基于嵌入式處理器的三維聲學成像實時信號處理裝置,其特征在于,包括:多個信號采集子系統(tǒng)、信號交互子系統(tǒng)、嵌入式GPU信號處理子系統(tǒng),所述的信號采集子系統(tǒng)根據(jù)嵌入式GPU信號處理子系統(tǒng)發(fā)來的命令采集和接收換能器陣列中任意通道的信號數(shù)據(jù),并對信號數(shù)據(jù)進行預(yù)處理,然后將預(yù)處理數(shù)據(jù)通過所述的信號交互子系統(tǒng)發(fā)送至嵌入式GPU信號處理子系統(tǒng);所述的嵌入式GPU信號處理子系統(tǒng)對接收的預(yù)處理數(shù)據(jù)進行處理,得到圖像數(shù)據(jù);
所述的信號采集子系統(tǒng)包括:
命令接口,用于接收嵌入式GPU信號處理子系統(tǒng)發(fā)送的命令,并將該命令輸送至FPGA芯片;
FPGA芯片,用于根據(jù)接收的命令控制可編程開關(guān)對換能器陣列中任意通道開啟或關(guān)閉,接收對換能器陣列中部分通道的信號數(shù)據(jù)經(jīng)過處理后的預(yù)處理數(shù)據(jù);并根據(jù)預(yù)處理數(shù)據(jù)控制程控放大芯片實現(xiàn)實時增益控制,且將預(yù)處理數(shù)據(jù)發(fā)送至LVDS接口;
可編程開關(guān),用于控制換能器陣列中任意通道開啟或關(guān)閉,實現(xiàn)三維聲學成像換能器陣列稀疏化;
放大濾波芯片,用于對接收和采集的模擬信號數(shù)據(jù)進行放大和濾波處理;
程控放大芯片,用于根據(jù)FPGA芯片發(fā)來的控制信號進行實時增益,并對接收的模擬信號數(shù)據(jù)進行放大;
AD芯片,用于將處理后的模擬信號數(shù)據(jù)轉(zhuǎn)化為數(shù)字信號數(shù)據(jù),得到預(yù)處理數(shù)據(jù),并將預(yù)處理數(shù)據(jù)發(fā)送至FPGA芯片;
LVDS,用于將接收的FPGA芯片中的預(yù)處理數(shù)據(jù)轉(zhuǎn)送至信號交互子系統(tǒng)。
2.如權(quán)利要求1所述的基于嵌入式處理器的三維聲學成像實時信號處理裝置,其特征在于,所述的信號交互子系統(tǒng)包含:
命令接口,用于接收信號采集子系統(tǒng)和嵌入式GPU信號處理子系統(tǒng)發(fā)來的命令,并將該些命令傳送至FPGA芯片;
多組LVDS,用于FPGA芯片同步接收多個信號采集子系統(tǒng)發(fā)送的預(yù)處理數(shù)據(jù);
FPGA芯片,F(xiàn)PGA芯片根據(jù)信號采集子系統(tǒng)發(fā)來的命令控制多組LVDS接口接收預(yù)處理數(shù)據(jù),并對預(yù)處理數(shù)據(jù)進行同步緩存、整理與打包,然后根據(jù)嵌入式GPU信號處理子系統(tǒng)發(fā)來的命令將預(yù)處理數(shù)據(jù)轉(zhuǎn)送至PCIe總線;
PCIe總線,用于FPGA芯片將接收的預(yù)處理數(shù)據(jù)發(fā)送至嵌入式GPU信號處理子系統(tǒng)。
3.如權(quán)利要求1所述的基于嵌入式處理器的三維聲學成像實時信號處理裝置,其特征在于,所述的嵌入式GPU信號處理子系統(tǒng)包括:
命令接口,用于嵌入式GPU發(fā)送命令至信號交互子系統(tǒng)和信號采集子系統(tǒng);
PCIe總線,用于接收信號交互子系統(tǒng)發(fā)送來的預(yù)處理數(shù)據(jù),并將該數(shù)據(jù)轉(zhuǎn)送至TegraK1 嵌入式GPU處理器;該PCIe總線實現(xiàn)最高20Gbps數(shù)據(jù)傳輸速率,滿足三維聲納預(yù)處理數(shù)據(jù)傳輸帶寬;
Tegra K1嵌入式GPU處理器,用于控制PCIe總線接收數(shù)據(jù),對接收的預(yù)處理數(shù)據(jù)進行計算,得到圖像數(shù)據(jù),并控制千兆以太網(wǎng)芯片、光纖收發(fā)芯片對圖像數(shù)據(jù)的遠距離傳輸,DSI顯示接口對圖像數(shù)據(jù)的顯示;
發(fā)射接口,用于控制聲波按一定時序進行發(fā)射;
千兆以太網(wǎng)芯片、千兆以太網(wǎng)接口,用于實現(xiàn)對圖像數(shù)據(jù)的遠距離傳輸;
光纖收發(fā)芯片、千兆光口,用于通過光纖實現(xiàn)對圖像數(shù)據(jù)的遠距離傳輸;
DSI顯示接口,用于將圖像數(shù)據(jù)傳輸至顯示屏,實現(xiàn)顯示三維數(shù)據(jù);
調(diào)試接口,用于接收外部發(fā)來對嵌入式GPU信號處理子系統(tǒng)進行調(diào)試的命令。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于浙江大學,未經(jīng)浙江大學許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710118201.5/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 一種三維彩色物品制作方法
- 三維內(nèi)容顯示的方法、裝置和系統(tǒng)
- 三維對象搜索方法、裝置及系統(tǒng)
- 三維會話數(shù)據(jù)展示方法、裝置、存儲介質(zhì)和計算機設(shè)備
- 一種三維模型處理方法、裝置、計算機設(shè)備和存儲介質(zhì)
- 用于基于分布式賬本技術(shù)的三維打印的去中心化供應(yīng)鏈
- 標記數(shù)據(jù)的獲取方法及裝置、訓練方法及裝置、醫(yī)療設(shè)備
- 一種基于5G網(wǎng)絡(luò)的光場三維浸入式體驗信息傳輸方法及系統(tǒng)
- 用于機器人生產(chǎn)系統(tǒng)仿真的三維場景管理與文件存儲方法
- 基于三維形狀知識圖譜的三維模型檢索方法及裝置





