[發(fā)明專利]一種基于Cascode電流鏡結(jié)構(gòu)的物理不可克隆電路

在審

• 申請?zhí)枺?/td>: 201710116797.5
• 申請日: 2017-03-01
• 公開（公告）號: CN106919216A
• 公開（公告）日: 2017-07-04
• 發(fā)明（設(shè)計(jì)）人: 趙曉錦;梁德健;木星瑜
• 申請（專利權(quán)）人: 深圳大學(xué)
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 深圳市興科達(dá)知識產(chǎn)權(quán)代理有限公司44260
• 代理人: 杜啟剛

1.一種基于Cascode電流鏡結(jié)構(gòu)的物理不可克隆電路，其特征在于，包括PMOS電流鏡電路和Cascode電流鏡電路，PMOS電流鏡電路的輸入端通過基準(zhǔn)電流源接Cascode電流鏡電路的輸入端，PMOS電流鏡電路的輸出端與Cascode電流鏡電路的輸出端連接后作為所述物理不可克隆電路的輸出端；Cascode電流鏡電路包括NMOS電流鏡陣列，通過對NMOS電流鏡陣列地址線進(jìn)行尋址操作，每次開通NMOS電流鏡陣列中的一個NMOS管，使Cascode電流鏡電路輸出電流；當(dāng)PMOS電流鏡電路輸出的電流大于Cascode電流鏡電路輸出的電流時(shí)，所述的物理不可克隆電路輸出高電平，反之，物理不可克隆電路輸出低電平；一次完整的尋址操作完成后，所述的物理不可克隆電路輸出一個高低電平無序分布的、可轉(zhuǎn)換成二進(jìn)制的信號序列的電壓波形。

2.根據(jù)權(quán)利要求1所述的物理不可克隆電路，其特征在于，PMOS電流鏡電路包括兩個PMOS管，兩個PMOS管的源極接電源，兩個PMOS管的柵極連接在一起，并接第一PMOS管的漏極；第一PMOS管的漏極作為PMOS電流鏡電路的輸入端通過所述的基準(zhǔn)電流源接Cascode電流鏡電路的輸入端，第二PMOS管的漏極作為PMOS電流鏡電路的輸出端接Cascode電流鏡電路的輸出端。

3.根據(jù)權(quán)利要求1所述的物理不可克隆電路，其特征在于，NMOS電流鏡陣列包括M根行地址線，N根列地址線、M行N列NMOS管、與NMOS管數(shù)量相同的列開關(guān)和M個行開關(guān)，NMOS電流鏡陣列全部NMOS管的柵極相連，接外加控制電壓；全部NMOS管的源極相連并接地；每個NMOS管的漏極通過對應(yīng)的列開關(guān)接該行行開關(guān)的輸入端；同一列列開關(guān)的控制端接該列的列地址線，行開關(guān)的控制端接該行的行地址線，所有行開關(guān)的輸出端相連，作為NMOS電流鏡陣列的輸出端。

4.根據(jù)權(quán)利要求3所述的物理不可克隆電路，其特征在于，Cascode電流鏡電路包括第三NMOS管、第四NMOS管、第五NMOS管和所述的NMOS電流鏡陣列，第三NMOS管的漏極作為Cascode電流鏡電路的輸入端通過所述的基準(zhǔn)電流源接PMOS電流鏡電路的輸入端，源極接第五NMOS管的漏極，第五NMOS管的源極接地；第四NMOS管的漏極作為Cascode電流鏡電路的輸出端接PMOS電流鏡電路的輸出端，源極接NMOS電流鏡陣列的輸出端；第三NMOS管的柵極接第四NMOS管的柵極，并接第三NMOS管的漏極；第五NMOS管的柵極接第五NMOS管的漏極，并接NMOS電流鏡陣列全部NMOS管的柵極。

5.根據(jù)權(quán)利要求1所述的物理不可克隆電路，其特征在于，包括輸出緩沖電路，輸出緩沖電路接所述物理不可克隆電路輸出端。

6.根據(jù)權(quán)利要求4所述的物理不可克隆電路，其特征在于，調(diào)試過程包括以下步驟：

601、物理不可克隆電路工作前，任意選擇所述的NMOS電流鏡陣列的一個NMOS管工作，通過調(diào)整第五NMOS管的尺寸調(diào)節(jié)Cascode電流鏡電路的輸出電流，使Cascode電流鏡電路的輸出電流基本等于PMOS電流鏡電路的輸出電流；

602、調(diào)整電路晶體管的尺寸，使物理不可克隆電路輸出的低電平與輸出的高電平出現(xiàn)的比例為1：1。