[發(fā)明專利]一種基于在線學(xué)習(xí)的系統(tǒng)功耗優(yōu)化的輕量級方法

有效

• 申請?zhí)枺?/td>: 201710116452.X
• 申請日: 2017-03-01
• 公開（公告）號: CN106991030B
• 公開（公告）日: 2020-04-14
• 發(fā)明（設(shè)計）人: 王翔;李林;王維克;杜培;李明哲
• 申請（專利權(quán)）人: 北京航空航天大學(xué)
• 主分類號: G06F11/30
• 分類號: G06F11/30;G06F30/20
• 代理公司: 北京慧泉知識產(chǎn)權(quán)代理有限公司 11232
• 代理人: 王順榮;唐愛華

一種基于在線學(xué)習(xí)的系統(tǒng)功耗優(yōu)化的輕量級方法，步驟如下：1，程序編譯成目標(biāo)代碼；2，啟動監(jiān)控模塊,監(jiān)控硬件事件；3，歸一化處理事件；4，建立系統(tǒng)功耗模型；5，設(shè)計不同的優(yōu)化模式；6，設(shè)計值函數(shù)模塊；7，將功耗模型、懲罰因子和值函數(shù)模塊寫入代理模塊Agent中；8，設(shè)計軟件定時器，定時啟動步驟3和7；9，執(zhí)行程序、步驟7和3，更新Agent；10，設(shè)置收斂性；11，根據(jù)Agent模塊的結(jié)果，轉(zhuǎn)到步驟2，從步驟3開始到運行完畢；通過以上步驟，對溫度，性能和功耗綜合協(xié)同考慮，使用輕量級機(jī)器學(xué)習(xí)算法搜索存在的優(yōu)化空間，達(dá)到低功耗和合理性能要求的效果，解決了嵌入式設(shè)備等受限于電池影響工作時間的問題。

技術(shù)領(lǐng)域

本發(fā)明提供一種基于在線學(xué)習(xí)的系統(tǒng)功耗優(yōu)化的輕量級方法，它涉及嵌入式系統(tǒng)功耗優(yōu)化技術(shù)領(lǐng)域，尤其涉及一種針對嵌入式系統(tǒng)功耗優(yōu)化和機(jī)器學(xué)習(xí)算法相結(jié)合的方法，該方法應(yīng)用于嵌入式系統(tǒng)功耗優(yōu)化和功耗估計之中，可以提高嵌入式系統(tǒng)的使用周期和性能。

背景技術(shù)

嵌入式設(shè)備在日常生活中得到了越來越多的應(yīng)用，更多的嵌入式終端和更廣泛的線上互聯(lián)使得嵌入式系統(tǒng)功耗成為設(shè)計者必須面對的問題，加之能源不足和環(huán)境保護(hù)的現(xiàn)狀，使的處理器功耗的問題受到越來越多的關(guān)注，低功耗已經(jīng)成為了嵌入式處理器乃至每一種電子設(shè)備的重要指標(biāo)，總體來說，處理器低功耗設(shè)計面臨如下挑戰(zhàn)：首先動態(tài)功耗和電壓是平方關(guān)系，電壓降低可以顯著降低動態(tài)功耗，導(dǎo)致了供電電壓在不斷降低，這會使的漏電功耗急劇增加，并且系統(tǒng)的穩(wěn)定性和性能大幅下降。其次，隨著多核技術(shù)的出現(xiàn)，雖然在很大程度上減小了功耗密度的增加，但是總體功耗的增長一直在持續(xù)。

功耗是處理器性能的一個最基本的電氣特性指標(biāo)，其中一個非常重要的原因是隨著頻率的升高，功耗的升高伴隨著熱特性的變化，熱特性對處理器的材料和封裝會產(chǎn)生嚴(yán)重的制約和影響。SoC(系統(tǒng)芯片，System On Chip)中CMOS(互補(bǔ)金屬氧化物半導(dǎo)體，Complementary Metal Oxide Semiconductor)電路功耗有：一是靜態(tài)功耗，主要是由靜態(tài)電流，漏電流等因素造成的；二是動態(tài)功耗，主要是電路中信號變換時造成的瞬態(tài)開路電路和負(fù)載電流等因素造成，它是SoC 中功耗的主要來源。因此，解決好SoC中的動態(tài)功耗是降低整個SoC功耗的關(guān)鍵。這些底層的硬件功耗是由于軟件驅(qū)動產(chǎn)生，很多現(xiàn)行的低功耗設(shè)計并不能從系統(tǒng)整體上降低功耗，使得結(jié)合多個層次之間的功耗管理和優(yōu)化技術(shù)逐步成為控制嵌入式系統(tǒng)功耗的重要手段。

低功耗安全嵌入式處理器芯片研究目前還處于初級階段，存在很多沒有解決的問題，更缺乏一套完整的理論體系。硬件依賴于運行其上的軟件來實現(xiàn)其處理信息的功能,軟件本身不會產(chǎn)生功耗,但是軟件的數(shù)據(jù)存取和指令執(zhí)行都會使硬件產(chǎn)生功耗。因此要降低功耗,必須從嵌入式硬件和軟件著手考慮如何進(jìn)行功耗優(yōu)化。設(shè)計者必須面對的問題是低功耗設(shè)計，嵌入式系統(tǒng)被廣泛應(yīng)用于手提設(shè)備和移動產(chǎn)品中，所以設(shè)計者需要從每個細(xì)節(jié)考慮如何減少功耗，盡可能的延長電池的使用壽命。當(dāng)前的一些低功耗設(shè)計的方法是在適當(dāng)?shù)沫h(huán)境中使用DC-DC 電壓轉(zhuǎn)換電路可以提高電源效率，減少系統(tǒng)功耗；在CMOS設(shè)計電路的時候，使用較低的VDD，并使用盡可能低的時鐘頻率，以及cache來使內(nèi)存讀取最小化，且配合使用休眠模式。超低功耗設(shè)計甚至可以允許嵌入式系統(tǒng)運行的時候不需要電池，僅僅依靠收集環(huán)境中的一些能量。此外，管理功耗是現(xiàn)在影響集成電路封裝及散熱的一個重要因素。嵌入式系統(tǒng)的價格，尺寸，重量以及可靠性全部取決于功耗。而微處理器功耗可以被分為兩大類，一類是塊級方法，一類是指令集方法，在塊級方法中，微處理器被我們認(rèn)為是一個在運行的模塊集合，每一個模塊的特征項都影響著微處理器的功耗；在指令集方法中，平均分配每個微處理器的功率消耗用來使其達(dá)到功能。通過這種方法得到的結(jié)果要求盡量減少指令流以及實時數(shù)據(jù)。傳統(tǒng)的功耗優(yōu)化是在各個層次之間獨立進(jìn)行優(yōu)化設(shè)計，由于這些底層的硬件功耗是由于軟件驅(qū)動產(chǎn)生，所以很多現(xiàn)行的單個層次低功耗設(shè)計并不能從系統(tǒng)整體上降低功耗，使得結(jié)合多個層次之間的功耗管理和優(yōu)化技術(shù)逐步成為控制嵌入式系統(tǒng)功耗的重要手段。

綜上所述，當(dāng)前針對于嵌入式系統(tǒng)功耗優(yōu)化方法還存在著以下一些問題：