[發明專利]一種處理指令的方法及裝置

有效

• 申請號: 201710114931.8
• 申請日: 2017-02-28
• 公開（公告）號: CN108509013B
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 黃罡;梁文亮
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F1/3203
• 分類號: G06F1/3203;G06F1/3234;G06F9/26;G06F9/28
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

本發明實施例提供一種處理指令的方法及裝置，涉及計算機技術領域，能夠節省處理器執行任務的時間，降低處理器的功耗。該方法包括：處理器獲取第一指令，該第一指令中包括第一序列，該第一指令用于指示處理器讀取與該第一序列對應的至少一個微操作；處理器根據該第一指令，讀取與該第一序列對應的至少一個微操作，該至少一個微操作為保存的對至少一個第二指令譯碼之后得到的結果；處理器執行該至少一個微操作。

技術領域

本發明實施例涉及計算機技術領域，尤其涉及一種處理指令的方法及裝置。

背景技術

處理器是設備的運算核心和控制核心，在處理器執行任務時，通常可以完成取指令、譯指令(即對指令譯碼)和執行微操作(微操作是對指令譯碼之后得到的結果)等工作。

目前的處理器在執行大量重復的任務(一個任務通常由至少一個指令組成)的情況下，處理器會重復的獲取相同的指令，并對相同的指令重復譯碼，而處理器重復的獲取相同的指令，并對相同的指令重復譯碼會導致處理器執行任務的時間較長，增加處理器的功耗。

發明內容

本申請提供一種處理指令的方法及裝置，能夠節省處理器執行任務的時間，降低處理器的功耗。

為達到上述目的，本申請采用如下技術方案：

第一方面，提供一種處理指令的方法，該方法包括：處理器獲取用于指示該處理器讀取與第一序列對應的至少一個微操作的第一指令(該第一指令中包括第一序列)，并且處理器根據該第一指令，讀取與該第一序列對應的該至少一個微操作，以及處理器執行該至少一個微操作。其中，該至少一個微操作為保存的對至少一個第二指令譯碼之后得到的結果。

本申請中，當處理器執行任務(一個任務通常由至少一個第二指令組成)時，由于在該處理器獲取用于指示該處理器讀取與第一序列對應的至少一個微操作的第一指令(該第一指令中包括第一序列)之后，該處理器可以根據該第一指令，讀取與該第一序列對應的至少一個微操作；并且由于該至少一個微操作為已保存的對該至少一個第二指令譯碼之后得到的微操作，因此在該處理器重復執行由該至少一個第二指令組成的任務時，該處理器可以無需重復獲取該至少一個第二指令，并且也無需對該至少一個第二指令重復譯碼，即該處理器可直接執行已保存的對該至少一個第二指令譯碼之后得到的微操作(即該處理器可直接完成該至少一個第二指令的執行)，從而可以節省該處理器執行任務的時間，降低該處理器的功耗。

在第一方面的第一種可能的實現方式中，上述至少一個微操作的數量具體為至少兩個，至少兩個微操作可以包括至少一個第一微操作和至少一個第二微操作，該至少一個第一微操作中的每個第一微操作中包括第一操作地址，一個第一微操作中的第一操作地址為處理器首次執行該一個第一微操作時，該一個第一微操作的操作地址。上述處理器執行該至少一個微操作的方法可以包括：處理器修正每個第一微操作中的第一操作地址，且處理器執行修正第一操作地址后的每個第一微操作和至少一個第二微操作。

在第一方面的第二種可能的實現方式中，上述至少一個微操作為至少一個第一微操作，該至少一個第一微操作中的每個第一微操作中包括第一操作地址，一個第一微操作中的第一操作地址為處理器首次執行該一個第一微操作時，該一個第一微操作的操作地址。上述處理器執行該至少一個微操作的方法可以包括：處理器修正每個第一微操作中的第一操作地址，且處理器執行修正第一操作地址后的每個第一微操作。

本申請中，微操作可以分為兩類，一類為用于獲取數據或者存儲數據的第一微操作，另一類為用于對數據運算的第二微操作。由于第一微操作用于獲取數據或者存儲數據，且數據通常存儲在存儲介質中的某個存儲地址中，因此第一微操作中包括數據的存儲地址，第一微操作中數據的存儲地址可以稱為該第一微操作的操作地址。而由于第二微操作用于對數據運算，且運算通常通過寄存器實現，不涉及存儲地址，因此第二微操作中可以不包括數據的存儲地址，也即第二微操作中可以無操作地址。