[發(fā)明專利]一種顯示裝置及顯示方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710114496.9
• 申請(qǐng)日: 2017-02-28
• 公開（公告）號(hào): CN106710512A
• 公開（公告）日: 2017-05-24
• 發(fā)明（設(shè)計(jì)）人: 史國(guó)計(jì);貢維;李巖
• 申請(qǐng)（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司11227
• 代理人: 王寶筠

技術(shù)領(lǐng)域

本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，特別是涉及一種顯示裝置及顯示方法。

背景技術(shù)

隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，網(wǎng)絡(luò)管理可以劃分為帶外管理(out-of-band)和帶內(nèi)管理(in-band)。實(shí)現(xiàn)帶外管理的帶外管理系統(tǒng)由控制臺(tái)服務(wù)器，遠(yuǎn)程KVM(Keyboard Video Mouse)，電源管理器，以及網(wǎng)絡(luò)基站管理器組成。

帶外管理系統(tǒng)中，需要設(shè)置一個(gè)管理芯片，該管理芯片集成了顯示處理功能，即能夠?yàn)楸镜仫@示提供顯示數(shù)據(jù)，也能夠?qū)⒈镜氐娘@示數(shù)據(jù)提供給遠(yuǎn)端的設(shè)備。但是，該管理芯片開發(fā)難度大，所用的開發(fā)周期長(zhǎng)，導(dǎo)致開發(fā)成本高。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題在于提供一種顯示裝置及顯示方法，從而能夠提供一種成本低廉的遠(yuǎn)程顯示設(shè)計(jì)方案。

為此，本發(fā)明解決技術(shù)問題的技術(shù)方案是：

一種顯示裝置，所述裝置包括：

顯示驅(qū)動(dòng)芯片，以及現(xiàn)場(chǎng)可編程邏輯門陣列FPGA；

所述顯示驅(qū)動(dòng)芯片通過視頻數(shù)字輸出VDO鏈路與所述FPGA相連；

所述顯示驅(qū)動(dòng)芯片接收視頻數(shù)據(jù)，所述顯示驅(qū)動(dòng)芯片將所述視頻數(shù)據(jù)通過所述VDO鏈路發(fā)送至所述FPGA，所述顯示驅(qū)動(dòng)芯片將所述視頻數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示；

所述FPGA將所述視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將所述第一壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，

所述FPGA接收操作數(shù)據(jù)，所述操作數(shù)據(jù)包括鍵盤數(shù)據(jù)和/或鼠標(biāo)數(shù)據(jù)；

所述顯示驅(qū)動(dòng)芯片接收?qǐng)D像數(shù)據(jù)，所述顯示驅(qū)動(dòng)芯片將所述圖像數(shù)據(jù)通過所述VDO鏈路發(fā)送至所述FPGA，所述顯示驅(qū)動(dòng)芯片將所述圖像數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示，所述圖像數(shù)據(jù)用于表征所述操作數(shù)據(jù)的操作內(nèi)容；

所述FPGA將所述操作數(shù)據(jù)和所述圖像數(shù)據(jù)進(jìn)行壓縮獲得第二壓縮數(shù)據(jù)，將所述第二壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，所述裝置還包括：

可信芯片；

所述可信芯片獲取所述FPGA的啟動(dòng)數(shù)據(jù)，根據(jù)所述FPGA的啟動(dòng)數(shù)據(jù)度量所述FPGA的可信度。

在一個(gè)例子中，所述裝置還包括：

信號(hào)連接器，所述信號(hào)連接器通過第一PCIE鏈路與所述顯示驅(qū)動(dòng)芯片相連，所述信號(hào)連接器通過第一LPC鏈路與所述可信芯片相連，所述信號(hào)連接器與所述FPGA之間包括第一通用串行總線USB鏈路和第二LPC鏈路；

所述顯示驅(qū)動(dòng)芯片接收所述信號(hào)連接器通過所述第一PCIE鏈路發(fā)送的所述視頻數(shù)據(jù)和/或所述圖像數(shù)據(jù)；

所述FPGA接收所述信號(hào)連接器通過所述第一USB鏈路發(fā)送的所述操作數(shù)據(jù)；

所述FPGA將所述啟動(dòng)數(shù)據(jù)通過所述第一LPC鏈路發(fā)送至所述信號(hào)連接器，所述信號(hào)連接器將所述啟動(dòng)數(shù)據(jù)通過所述第二LPC鏈路發(fā)送至所述可信芯片。

在一個(gè)例子中，所述裝置還包括：

南橋芯片；

所述南橋芯片接收所述操作數(shù)據(jù)，根據(jù)所述操作數(shù)據(jù)獲得所述圖像數(shù)據(jù)，通過第二PCIE鏈路向所述信號(hào)連接器發(fā)送所述視頻數(shù)據(jù)和/或所述圖像數(shù)據(jù)，通過第二USB鏈路向所述信號(hào)連接器發(fā)送操作數(shù)據(jù)。

一種顯示方法，所述方法包括：

顯示驅(qū)動(dòng)芯片接收視頻數(shù)據(jù)；

所述顯示驅(qū)動(dòng)芯片將所述視頻數(shù)據(jù)通過所述VDO鏈路發(fā)送至FPGA；

所述顯示驅(qū)動(dòng)芯片將所述視頻數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示；

所述FPGA將所述視頻數(shù)據(jù)進(jìn)行壓縮獲得第一壓縮數(shù)據(jù)，將所述第一壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，所述方法還包括：

所述FPGA接收操作數(shù)據(jù)，所述操作數(shù)據(jù)包括鍵盤數(shù)據(jù)和/或鼠標(biāo)數(shù)據(jù)；

所述顯示驅(qū)動(dòng)芯片接收?qǐng)D像數(shù)據(jù)，所述圖像數(shù)據(jù)用于表征所述操作數(shù)據(jù)的操作內(nèi)容；

所述顯示驅(qū)動(dòng)芯片將所述圖像數(shù)據(jù)通過所述VDO鏈路發(fā)送至所述FPGA；

所述顯示驅(qū)動(dòng)芯片將所述圖像數(shù)據(jù)發(fā)送至本地顯示器進(jìn)行顯示；

所述FPGA將所述操作數(shù)據(jù)和所述圖像數(shù)據(jù)進(jìn)行壓縮獲得第二壓縮數(shù)據(jù)，將所述第二壓縮數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送至遠(yuǎn)端設(shè)備。

在一個(gè)例子中，所述方法還包括：

可信芯片獲取所述FPGA的啟動(dòng)數(shù)據(jù)，根據(jù)所述FPGA的啟動(dòng)數(shù)據(jù)度量所述FPGA的可信度。

在一個(gè)例子中，

所述顯示驅(qū)動(dòng)芯片接收視頻數(shù)據(jù)包括：

所述顯示驅(qū)動(dòng)芯片接收信號(hào)連接器通過第一PCIE鏈路發(fā)送的所述視頻數(shù)據(jù)；

所述顯示驅(qū)動(dòng)芯片接收?qǐng)D像數(shù)據(jù)包括：