[發明專利]外延晶圓的制造方法及外延晶圓

有效

• 申請號: 201710113141.8
• 申請日: 2017-02-28
• 公開（公告）號: CN108511317B
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 淺山英一;寶來正隆;村上浩紀;久保高行
• 申請（專利權）人: 勝高股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/322
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 嚴志軍;劉林華

本發明提供一種能夠發揮由結晶缺陷帶來的吸雜能力且外延層表面的缺陷密度為10²個/cm²以下的外延晶圓的制造方法。該外延晶圓的制造方法的特征在于，具備：單晶硅生長工序，通過切克勞斯基單晶提拉法生長摻雜有10¹¹atoms/cm³～4.5×10¹⁵atoms/cm³的氮的單晶硅；單晶硅切取工序，從所述單晶硅切取硅晶圓；及外延層形成工序，以上述硅晶圓為基板，通過氣相生長在所述基板上形成單晶硅層即外延層，在所述外延層形成工序中，所述外延層在1050℃至1200℃的范圍內形成。

技術領域

本申請發明涉及一種表面缺陷密度較低的高品質晶圓即外延晶圓的制造方法及外延晶圓。

背景技術

隨著包括智能手機等可攜帶通信終端的普及，硅半導體的集成電路元件(電源器件)的集成高密度化呈逐年變快趨勢，對形成電源器件的硅晶圓的品質的要求越來越嚴格。即，集成越高密度化電路變得越纖細，因此在利用晶圓形成電源器件的所謂電源器件活性區域，比以往更加嚴格限制成為泄漏電流的增大和載流子的存在期縮短的原因的變位等結晶缺陷及摻雜劑以外的金屬系元素的雜質。

一直以來，使用通過電源器件用CZ法(切克勞斯基單晶提拉法)從單晶硅切取的基板(晶圓)。該晶圓中通常包含10¹⁸atoms/cm³左右的氧。眾所周知，氧雖然具有通過防止變位來提高晶圓強度和吸雜的效果等有效的效果，但另一方面因成為氧化物而析出且在形成電源器件時的熱史而造成變位和層錯等結晶缺陷。但是，在制造電源器件的過程中，在通過場氧化膜的LOCOS(local oxidation of silicon)進行形成和形成阱擴散層時，在1100～1200℃的高溫下保持幾個小時，因此在晶圓表面附近因氧的向外擴散而形成厚度為幾十μm左右的無結晶缺陷的DZ層(denuded zone)。該DZ層成為電源器件活性區域，因此自然就造成結晶缺陷較少的狀態。

然而，隨著集成的高密度化，在阱形成中采用高能量離子注入法，若電源器件的制造在1000℃以下進行處理，則氧的擴散會變慢，因此無法充分地形成上述DZ層。因此，雖然促進了基板的低氧化，但無法充分地抑制結晶缺陷，且因氧的減少而產生晶圓的性能劣化，而未能獲得滿意的結果。因此，逐步開發出在成為晶圓基板的硅片上生長幾乎不包含結晶缺陷的Si的外延層的外延晶圓，并將其廣泛地用到高集成度電源器件。

如此一來，能夠通過外延晶圓的采用來提高完全消除晶圓表面的電源器件活性區域的結晶缺陷的這一可能性。但是，集成越是高密度化，則工藝也就變得越復雜，因金屬系元素的雜質引起污染的機會也增加，其影響也變得越來越大。排除污染的對策基本在于工藝環境及使用材料的潔凈化，但在電源器件制造過程中難以完全消除，作為其對策方法有吸雜。這是一種將因污染侵入進來的雜質元素聚集到電源器件活性區域外的場所而進行無害化的方法。

金屬系雜質元素在較低溫度下侵入并固溶于Si結晶中，通常該金屬系雜質元素在Si中的擴散速度較快。而且，若存在變位和因微細析出物引起的畸變等結晶的缺陷，則能量上比存在于晶格中時還穩定，因此該金屬系雜質元素有聚集到這些結晶的缺陷的趨勢。因此，反過來利用該性質，刻意導入結晶缺陷，從而能夠從中捕獲并封堵金屬系雜質元素。將捕獲該雜質的場所稱為槽。制作槽的方法即吸雜有外部吸雜和內在吸雜這兩種。外部吸雜通過噴砂、磨削、激光照射、離子注入或Si₃N₄膜和多結晶Si膜的生長等外在因素對形成晶圓的電源器件的面的背面側賦予畸變并導入結晶缺陷。與此相對，內在吸雜中，若對由含有氧的CZ法單晶制作的晶圓反復實施低溫和高溫的熱處理，則會產生很多可能因氧導致的微小的缺陷，將該缺陷用作槽。