[發明專利]配置為與多模組存儲器接口的接口電路

有效

• 申請號: 201710112702.2
• 申請日: 2017-02-28
• 公開（公告）號: CN107622778B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 蔡官燁;南潤智;吳知訓;李信泳;崔鐘倫
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/10
• 分類號: G11C7/10;G06F12/08
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

接口電路可以包括第一FIFO電路和第二FIFO電路。第一FIFO電路可以基于第一采樣信號和第二采樣信號產生第一輸出數據。第二FIFO電路可以基于第三采樣信號和第四采樣信號產生第二輸出數據。第一FIFO電路和第二FIFO電路可以交叉復位。

相關申請的交叉引用

本申請要求于2016年7月13日在韓國知識產權局提交的韓國專利申請第10-2016-0088684號的優先權，其內容通過引用整體并入本文。

技術領域

本文公開的發明構思的實施例涉及接口電路，并且更具體地，涉及被配置為與多模組存儲器(multi-rank?memory)接口的接口電路。

背景技術

半導體存儲設備可以分為易失性存儲設備和非易失性存儲設備。易失性半導體存儲設備的讀取和寫入速度可以是快速的，但是當電源電壓中斷時存儲在其中的數據可能消失。相反，即使電源電壓中斷，非易失性半導體存儲設備也可以保持存儲在其中的數據。具體地，諸如動態隨機存取存儲器(DRAM)的易失性存儲器設備可以具有快速的讀取和寫入速度。因此，DRAM或DRAM模塊可以用作例如固態驅動器(SSD)的數據存儲設備、或者用作計算系統的主存儲器。

隨著對高容量存儲器的需求的增加，多模組存儲器設備的使用可能增加。然而，在多模組存儲器中，由于針對各個模組布置的管芯(die)可能彼此不同，因此可能難以校準從多模組存儲器讀取的數據的偏斜。即使當從多模組存儲器讀取的數據的偏斜可以是可調節的時，也可能發生在其中讀取數據的有效窗口的大小被減小的問題。這也可能導致嚴重的問題，諸如讀取失敗。此外，多模組存儲器的高容量可能導致執行與多模組存儲器接口的接口電路的吞吐量的增加。因此，接口電路的功耗可能增加。

發明內容

本發明構思的實施例可以提供被配置為與多模組存儲器接口的接口電路。

根據本發明構思的一些實施例，提供了接口電路。接口電路可以包括第一FIFO電路，其被配置為響應于第一參考信號的第一邊沿從第一采樣信號產生多塊第一并行數據，響應于第二參考信號的第二邊沿從第二采樣信號產生多塊第二并行數據，并且響應于基于通過對第一參考信號分頻產生的第一分頻信號產生的第一選擇信號，從多塊第一并行數據和多塊第二并行數據產生第一輸出數據。接口電路可以包括第二FIFO電路，其被配置為響應于第二參考信號的第一邊沿從第三采樣信號產生多塊第三并行數據，響應于第二參考信號的第二邊沿從第四采樣信號產生多塊第四并行數據，并響應于基于通過對第二參考信號分頻產生的第二分頻信號產生的第二選擇信號，從多塊第三并行數據和多塊第四并行數據產生第二輸出數據。第二FIFO電路可以被配置為在第一輸出數據從第一FIFO電路輸出之前由第一分頻信號復位。第一FIFO電路可以被配置為在第二輸出數據從第二FIFO電路輸出之前由第二分頻信號復位。

根據本發明構思的一些實施例，提供了接口電路。接口電路可以包括采樣電路，其被配置為通過相應響應于數據選通信號的第一邊沿和第二邊沿對數據信號的邏輯狀態進行采樣來產生第一采樣結果和第二采樣結果。接口電路可以包括被配置為延遲數據選通信號的延遲電路。接口電路可以包括FIFO電路，其被配置為響應于延遲的數據選通信號的第一邊沿從第一采樣結果產生多塊第一并行數據，并響應于延遲的數據選通信號的第二邊沿從第二采樣結果產生多塊第二并行數據。FIFO電路可以被進一步配置為響應于根據延遲的數據選通信號產生的選擇信號，從多塊第一并行數據和多塊第二并行數據產生輸出數據。選擇信號的頻率可以低于延遲的數據選通信號的頻率。

根據本發明構思的一些實施例，提供了接口電路。接口電路可以包括第一FIFO電路，其被配置為通過使用第一參考信號以FIFO方式處理多塊第一輸入數據，并且對第一參考信號分頻以產生第一分頻信號。接口電路可以包括第二FIFO電路，其被配置為通過使用第二參考信號以FIFO方式處理多塊第二輸入數據，并且對第二參考信號分頻以產生第二分頻信號。第二FIFO電路可以被配置為在第一輸出數據從第一FIFO電路輸出之前由第一分頻信號復位。第一FIFO電路可以被配置為在第二輸出數據從第二FIFO電路輸出之前由第二分頻信號復位。