[發明專利]采用MOSFET的緊湊型三維存儲器及其制造方法

在審

• 申請號: 201710105767.4
• 申請日: 2017-02-27
• 公開（公告）號: CN108511437A
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 張國飆
• 申請（專利權）人: 成都海存艾匹科技有限公司
• 主分類號: H01L27/102
• 分類號: H01L27/102;H01L21/822;G11C17/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提出一種采用MOSFET的緊湊型三維存儲器（3D?M_C）。在高于襯底的存儲層中，x地址線從存儲陣列延伸到解碼級。MOSFET晶體管形成在x地址線上，并成為一解碼器件。在解碼器件中，x地址線與控制線的重疊部分是半導體。

技術領域

本發明涉及集成電路存儲器領域，更確切地說，涉及三維存儲器（3D-M）。

背景技術

三維存儲器（3D-M）是一種單體（monolithic）半導體存儲器，它含有多個相互堆疊的存儲元（也被稱為存儲器件）。3D-M包括三維只讀存儲器（3D-ROM）和三維隨機讀取存儲器（3D-RAM）。3D-ROM可以進一步劃分為三維掩膜編程只讀存儲器（3D-MPROM）和三維電編程只讀存儲器（3D-EPROM）。基于其編程機制，3D-M可以含有memristor、resistive random-access memory（RRAM或ReRAM）、phase-change memory（PCM）、programmablemetallization memory（PMM）、或conductive-bridging random-access memory（CBRAM）等。

美國專利5,835,396披露了一種3D-M（3D-ROM）（圖1A）。它含有一半導體襯底0以及位于其上的襯底電路0K。一層平面化的絕緣介質0d覆蓋襯底電路0K。在絕緣介質層0d之上形成第一存儲層10，接著在第一存儲層10之上形成第二存儲層20 。第一和第二存儲層10、20通過接觸通道孔13a、23a與襯底電路0K耦合。每個存儲層（如10、20）含有多條頂地址線（即y地址線，如12a-12d、22a-22d）、多條底地址線（即x地址線，如11a、21a）和多個位于頂地址線和底地址線交叉處的存儲器件（如1aa-1ad、2aa-2ad）。

每個存儲層（如20）含有至少一存儲陣列（如200A）。存儲陣列200A是在存儲層20中至少共享一條地址線的所有存儲器件2aa-2ad的集合。在一個存儲陣列200A中，所有地址線21a、22a-22d均是連續的；在相鄰存儲陣列中，地址線不連續。另一方面，一個3D-M芯片含有多個存儲塊100。圖1A中的結構就是存儲塊100的一部分。存儲塊100最上面的存儲層僅含有一個存儲陣列200A。換句話說，在存儲塊100的最頂存儲層20中，所有地址線21a、22a-22d均是連續的，其邊緣均在存儲塊100的邊緣附近。

每個存儲器件是一種含有至少兩種狀態的二端口器件。常用的存儲器件包括二極管或類二極管器件。具體說來，存儲器件1aa含有一可編程膜和一二極管膜（圖1A）。可編程膜的狀態可以在制造過程中或制造完成后改變；二極管膜的電氣特征與二極管類似。注意到，可編程膜和二極管可以合并成一層膜（參見美國專利8,071,972）。 存儲器件1aa的符號在圖1B中用二極管和電容來表示。由于存儲器件1aa形成在地址線11a、12a的交叉處，存儲陣列100A是一個交叉點陣列。

在本說明書中，二極管泛指任何具有如下特征的二端口器件：當其外加電壓的數值小于讀電壓或外加電壓的方向與讀電壓相反時，其電阻遠大于其在讀電壓下的電阻。二極管在美國專利5,835,396中又被稱為準導通膜。二極管的例子包括半導體二極管（如p-i-n硅二極管等，參見Crowley等著《512Mb PROM with 8 Layers of Antifuse/DiodeCells》，2003年國際固態電路會議，圖16.4.1）和金屬氧化物二極管（如氧化鈦二極管、氧化鎳二極管等，參見Chevallier等著《A 0.13um 64Mb Multi-Layered Conductive Metal-Oxide Memory》，2010年國際固態電路會議，圖14.3.1）等。雖然Chevallier中的金屬氧化物膜具有幾乎對稱的I-V特性（金屬氧化物膜在正反兩個方向都可以導電），由于其I-V特性是指數型的，該金屬氧化物仍被認為是二極管。