[發明專利]三維存儲器讀出電路及其字線與位線電壓配置方法

有效

• 申請號: 201710102254.8
• 申請日: 2017-02-24
• 公開（公告）號: CN106898371B
• 公開（公告）日: 2020-08-28
• 發明（設計）人: 雷宇;陳后鵬;李喜;王倩;李曉云;張琪;宋志棠
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C8/08
• 代理公司: 上海泰能知識產權代理事務所 31233
• 代理人: 宋纓

本發明提供一種三維存儲器讀出電路及其字線與位線電壓配置方法，包括：在對三維存儲單元陣列進行讀操作時，通過配置模塊將所述三維存儲單元陣列中的所有位線置為讀不選擇位線電壓，將所述三維存儲單元陣列中的所有字線置為讀不選擇字線電壓；待脈沖信號到來后，將要讀取的存儲單元所在的位線置為讀取電壓Vread，將要讀取的存儲單元所在的字線置為0V；其中，所述讀不選擇位線電壓介于Vread/2與Vread之間；所述讀不選擇字線電壓介于Vread/2與Vread之間。本發明降低了位線上半選通單元兩端的電壓，三維存儲器芯片在讀操作時功耗變低、速度變快、無全陣列漏電、選中字線上未被選中的存儲單元保持半選通。

技術領域

本發明涉及集成電路技術領域，特別是涉及一種三維存儲器讀出電路及其字線與位線電壓配置方法。

背景技術

三維集成電路(3D-IC)是集成電路產業發展的方向之一。三維集成電路可分為晶圓——晶圓堆疊，裸片——晶圓堆疊和單片三維集成電路。其中，屬于單片三維集成電路的三維存儲器發展最快。

集成電路存儲器被廣泛應用于工業類和消費類電子產品。根據存儲器能否掉電存儲，又可被劃分為易失存儲器和非易失存儲器。非易失存儲器，包括閃存(flash memory)、磁存儲器(magnetoresistive random-access memory，MRAM)、阻變存儲器(resistancerandom-access memory，RRAM)、相變存儲器(phase change memory，PCM)等。相變存儲器是基于奧弗辛斯基在20世紀60年代末提出的奧弗辛斯基電子效應的存儲器，其工作原理是利用加工到納米尺寸的相變材料在低阻態(晶態)與高阻態(非晶態)時不同的電阻狀態來實現數據的存儲。磁存儲器和阻變存儲器同樣使用材料或器件在低阻態(low resistancestate，LRS)與高阻態(high resistance state，HRS)時不同的電阻狀態來實現數據的存儲。

三維存儲器，通過將存儲單元三維地布置在襯底之上，相比于二維存儲器，可以提高存儲密度。其中，一種交叉堆疊(cross point)的三維存儲結構被廣泛應用于各非易失存儲器。該結構中，字線(word line，WL)和位線(bit line，BL)呈90度夾角，并層層堆疊，存儲單元存在于各個交點。圖1為交叉堆疊結構三維非易失存儲器示意圖。在交叉堆疊結構三維非易失存儲器中，存儲單元可由非易失材料和選通管(Selector)組成。

三維存儲器進行讀寫操作時，往往采用如圖2所示的字線電壓與位線電壓配置方法。將要操作的存儲單元所在的位線置為一高電壓，設為V；將要操作的存儲單元所在的字線置為0V；陣列中的其它位線置為V/2；陣列中的其它字線置為V/2。被選中的位線和被選中的字線上的存儲單元，除了要操作的存儲單元，其余皆為半選通存儲單元，這些單元沒有被選通。

三維存儲器進行讀取操作時，靈敏放大器需要對位線上存儲單元的寄生電容充電，之后電流才會穩定下來。采用傳統技術的字線電壓與位線電壓配置方法，位線上未選中的存儲單元在讀脈沖到來之前兩端電壓差為0V(位線上電壓為V/2、字線上電壓為V/2)，讀脈沖到來之后兩端電壓差為V/2(位線上電壓為V、字線上電壓為V/2)；而三維存儲器使用的選通管或存儲單元的閾值電壓又較高。這兩點因素導致讀電流Icell瞬態值較高。圖3和圖4為一款40nm 64Mb三維交叉堆疊型相變存儲器讀仿真結果。圖3為讀晶態單元的仿真結果，圖4為讀非晶態單元的仿真結果。其中EN為使能信號，DO為讀出信號，讀電流瞬態最高值分別為180.3μA和132.2μA。芯片的隨機讀取時間為40.21ns。較高的讀電流不但導致了較大的功耗，也限制了三維存儲器的讀出速度。

因此，如何改善上述讀出電流較大，以及如何提高三維存儲器的速度特性，實已成為本領域技術人員亟待解決的技術課題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種三維存儲器讀出電路及其字線與位線電壓配置方法，用于解決現有技術中三維存儲器讀出電流較大的問題。