[發明專利]鎖相環電路中自動頻率控制的實現方法

在審

• 申請號: 201710101748.4
• 申請日: 2017-02-24
• 公開（公告）號: CN106936428A
• 公開（公告）日: 2017-07-07
• 發明（設計）人: 于鵬;楚曉杰;袁芳;顏峻;石寅
• 申請（專利權）人: 蘇州威發半導體有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/18
• 代理公司: 蘇州創元專利商標事務所有限公司32103
• 代理人: 孫仿衛

技術領域

本發明涉及一種適用于鎖相環電路中以快速確定適于鎖相環鎖定的子頻帶的自動頻率控制的實現方法。

背景技術

在PLL電路中，為了抑制VCO內部產生的相位噪聲，在設計時要減小VCO的增益K_VCO，這與射頻系統要求的寬頻率覆蓋范圍相矛盾。解決辦法是增加VCO的數量，實際設計時為了節省芯片面積和復雜度，通常是增加VCO子頻帶（Sub-band）的數量。PLL工作時要先選定VCO子頻帶（粗調），然后才進入鎖定捕獲過程（細調）。為了實現自動粗調VCO子頻帶，自動頻率控制（AFC）應運而生。廣義的看，AFC除了是一個輔助VCO使其正常工作的模塊外，也監測PLL是否處于最合適狀態，并起到實時調整的作用。成熟PLL中AFC同VCO/CP等其他模塊一樣是必不可少的，AFC設計的好壞直接關系到PLL甚至是整個射頻系統的性能。

AFC要解決PLL綜合頻率時的以下三個問題：

1、目標本振頻率有可能被多個VCO子帶覆蓋。以CPPLL為例，目標頻率對應著VCO的控制電壓，這個電壓由CP輸出并經LF濾波。有一個使CP各項指標正常的輸出電壓最優區間，一般是在VDD/2上下。在這個電壓區間之外，CP可能會失去功能，也可能會性能不佳。因此AFC必須選出最合適的VCO子頻帶，使得此時的CP輸出電壓最佳；

2、目標本振頻率跳變時，AFC要控制VCO子頻帶快速而準確地變化。例如，在藍牙通訊應用里，跳頻數是1600次/秒，即大約600微秒左右要改變一次本振頻率，這種情況下AFC的調整時間要遠小于600微秒，PLL鎖定到新頻率后系統才能正常收發信號；

3、溫度、電源電壓等外界環境因素變化時，PLL可能會因VCO子帶頻率變化而失鎖，AFC要選取合適的VCO子帶以抵消這種變化。這種監測調節機制應該是實時而且自動的，但在調整的響應速度上可以稍慢。

然而，當前并沒有能夠很好地解決上述三個問題的自動頻率控制的實現方法出現。

發明內容

本發明的目的是提供一種能夠快速準確地找到最佳子頻帶，且能夠適應外界變化而進行調整的鎖相環電路中自動頻率控制的實現方法。

為達到上述目的，本發明采用的技術方案是：

一種鎖相環電路中自動頻率控制的實現方法，應用于鎖相環電路中以使其自動選擇VCO子頻帶并鎖定到所需頻率，所述鎖相環電路中自動頻率控制的實現方法包括尋找最佳VCO子頻帶和在找到最佳VCO子頻帶后鎖定頻率，所述尋找最佳VCO子頻帶采用高速同步計數器和AFC算法控制器實現；所述高速同步計數器的輸入信號包括所述鎖相環電路中的N比特壓控振蕩器輸出的目標信號，所述高速同步計數器的輸出信號為在所述鎖相環電路的若干個實際輸入信號周期內對所述目標信號的周期進行計數的計數信號；所述AFC算法控制器的輸入信號包括所述鎖相環電路的實際輸入信號、所述鎖相環電路的分頻比、所述計數信號，所述AFC算法控制器的輸出信號為控制所述N比特壓控振蕩器調整VCO子頻帶的比特子帶控制信號；

尋找最佳VCO子頻帶通過以下步驟實現：

步驟一：所述鎖相環電路未鎖定，所述鎖相環電路的實際輸入信號輸入所述AFC算法控制器，所述鎖相環電路中的N比特壓控振蕩器輸出的目標信號輸入給所述高速同步計數器；

步驟二：所述AFC算法控制器逐次搜索所述N比特壓控振蕩器的各比特子頻帶；在搜索每一比特所述子頻帶時，在所述鎖相環電路的實際輸入信號的若干個周期時間內，所述高速同步計數器對所述目標信號的周期進行計數而獲得計數結果，并將含有該比特所述計數結果的計數信號輸出給所述AFC算法控制器，所述AFC算法控制器計算獲得所述計數結果與所述鎖相環電路的分頻比之差，作為該比特所述子頻帶的特征差值；逐次搜索全部N比特所述子頻帶后，所述AFC算法控制器找到所述特征差值最小的所述子頻帶作為所述最佳VCO子頻帶；

所述鎖相環電路中自動頻率控制的實現方法還包括在鎖定頻率后針對失鎖的重新鎖定以及在改變所述分頻比時的重新鎖定；

當所述鎖相環電路鎖定頻率后，若出現鎖相環失鎖，則采用所述針對失鎖的重新鎖定，所述AFC算法控制器在設定范圍內微調所述子頻帶，嘗試使所述鎖相環電路鎖定，若嘗試不成功，則返回所述步驟一而重新尋找最佳VCO子頻帶；

若改變所述分頻比，則采用在改變所述分頻比時的重新鎖定，直接返回所述步驟一而重新尋找最佳VCO子頻帶。