[發明專利]電池組充放電性能測試設備

有效

• 申請號: 201710101135.0
• 申請日: 2017-02-24
• 公開（公告）號: CN106772102B
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 李練兵;田永嘉;侯榮立;安子騰;許自強
• 申請（專利權）人: 河北工業大學
• 主分類號: G01R31/396
• 分類號: G01R31/396;G01R31/385;H01M10/42
• 代理公司: 天津翰林知識產權代理事務所(普通合伙) 12210
• 代理人: 趙鳳英

1.一種電池組充放電性能測試設備，其特征為該設備包括三路正15V輸出電源電路、正5V輸出電源電路、主控CPU、信號采集電路、通訊模塊、基于IR2110芯片的升壓驅動電路、直流升壓斬波電路、升降壓驅動電路、直流升降壓斬波電路、基于IR2110芯片的降壓驅動電路、直流降壓斬波電路、人機交互界面和單側充放電與自循環充放電切換電路；

所述三路正15V輸出電源電路包含第一路輸出正15V電源、第二路輸出正15V電源、第三路輸出正15V電源；三路正15V輸出電源電路的輸入端連接儲能電池組，三路正15V輸出電源電路輸出端分別連接通訊模塊、正5V輸出電源電路、基于IR2110芯片的升壓驅動電路、升降壓驅動電路、基于IR2110芯片的降壓驅動電路、人機交互界面和單側充放電與自循環充放電切換電路；其中第一路輸出正15V電源分別連接基于IR2110芯片的降壓驅動電路和人機交互界面，第二路輸出正15V電源連接升降壓驅動電路，第三路輸出正15V電源分別連接通訊模塊、正5V輸出電源電路、基于IR2110芯片的升壓驅動電路、升降壓驅動電路和單側充放電與自循環充放電切換電路；

所述正5V輸出電源電路的輸出端連接主控CPU；

所述信號采集電路包含相互獨立的充電電池組信號采集電路、儲能電池組信號采集電路、放電電池組信號采集電路；充電電池組信號采集電路連接外部充電測試電池組，儲能電池組信號采集電路連接外部儲能電池組，放電電池組信號采集電路連接外部放電測試電池組；信號采集電路的輸出端分別連接主控CPU和升降壓驅動電路；

所述通訊模塊包含RS232接口電路、第二CAN接口電路、第一CAN接口電路；RS232接口電路連接人機交互界面，第二CAN接口電路連接外部電池組管理設備，第一CAN接口電路連接外部綜合環境模擬設備；通訊模塊連接主控CPU；

所述基于IR2110芯片的升壓驅動電路輸出端連接直流升壓斬波電路，基于IR2110芯片的升壓驅動電路還連接主控CPU，直流升壓斬波電路輸入端連接放電測試電池組，直流升壓斬波電路輸出端連接直流升降壓斬波電路，直流升降壓斬波電路分別連接直流降壓斬波電路輸入端、升降壓驅動電路和儲能電池組，基于IR2110芯片的降壓驅動電路分別連接直流降壓斬波電路和主控CPU，升降壓驅動電路連接主控CPU；

所述升降壓驅動電路包括第一升降壓驅動電路和第二升降壓驅動電路；其中第一升降壓驅動電路分別與第三路輸出正15V電源、主控芯片CPU電路、信號采集電路和第二升降壓驅動電路相連，同時第二升降壓驅動電路還連接第三路輸出正15V電源、第二路輸出正15V電源、主控芯片CPU電路和直流升降壓斬波電路；

所述單側充放電與自循環充放電切換電路分別連接主控CPU、直流升壓斬波電路的輸入端、直流降壓斬波電路的輸出端和第三路輸出正15V電源；

所述單側充放電與自循環充放電切換電路包括1個繼電器RL1、3個電阻R1～R3、1個二極管D1、1個N溝道MOS管Q1；其中電阻R1一端接第三路輸出正15V電源，另一端接二極管D1的陰極和繼電器RL1的第一管腳；繼電器RL1的第二管腳接二極管D1的陽極和N溝道MOS管Q1的漏極，繼電器RL1的第三管腳接直流降壓斬波電路的輸出端，繼電器RL1的第四管腳接直流升壓斬波電路的輸入端，繼電器RL1的第三管腳還連接充電測試電池組的輸入端；N溝道MOS管Q1的源極接地GND，N溝道MOS管Q1的門極接電阻R2的一端和電阻R3的一端；電阻R3的另一端接地GND；電阻R2的另一端接主控CPU的控制端relay；

所述第一升降壓驅動電路包括5個電阻R4～R8、7個電容C1～C7、1個固定頻率脈寬調制其器U1；其中電容C1一端接主控CPU的控制端Vbusset，另一端接固定頻率脈寬調制器U1的FB；電容C2一端接主控CPU的控制端Vbusset，另一端接固定頻率脈寬調制器U1的FB；電容C3的一端接地GND，另一端接電阻R4的一端和儲能電池組信號采集電路中分壓端Vbus；電阻R4的另一端接固定頻率脈寬調制器U1的1IN+；電容C4的一端接地GND，另一端接固定頻率脈寬調制器U1的1IN-；電阻R5的一端接主控CPU的控制端DTC，另一端接固定頻率脈寬調制器U1的DTC；電容C5的一端接地GND，另一端接固定頻率脈寬調制器U1的DTC；電容C6的一端接地GND，另一端接固定頻率脈寬調制器U1的CT；電阻R6的一端接地GND，另一端接固定頻率脈寬調制器U1的RT；電容C7的一端接地GND，另一端接固定頻率脈寬調制器U1的Vcc；固定頻率脈寬調制器U1的1IN-連接主控CPU的控制端Vbusset，固定頻率脈寬調制器U1的GND、O_C和2IN+腳接地GND，固定頻率脈寬調制器U1的C1分別接固定頻率脈寬調制器U1的C2、Vcc和第三路輸出正15V電源，E1接E2，2IN-接REF；電阻R8的一端接地GND，另一端接電阻R7的一端、第二升降壓驅動電路中N溝道MOS管Q2的漏極和N溝道MOS管Q3的漏極；電阻R7另一端接固定頻率脈寬調制器U1的E2；

所述第二升降壓驅動電路包括4個電阻R9～R12、1個電容C8、1個半橋驅動器U2、1個二極管D2、2個N溝道MOS管Q2～Q3；N溝道MOS管Q2的門極接電阻R9的一端，N溝道MOS管Q2的源極接半橋驅動器U2的HIN，N溝道MOS管Q2的漏極接第一升降壓驅動電路中電阻R7的一端；電阻R9的另一端接主控CPU的控制端BUKcon；N溝道MOS管Q3的門極接R11的一端，N溝道MOS管Q3的源極接半橋驅動器U2的N溝道MOS管Q3的漏極接第一升降壓驅動電路中電阻R7的一端；電阻R11的另一端接主控CPU的控制端BSTcon；電阻R10的一端接半橋驅動器U2的HIN，另一端接主控CPU的控制端PWMN；電阻R12的一端接半橋驅動器U2的另一端接主控CPU的控制端PWMN’；電容C8的一端接半橋驅動器U2的VS，另一端接半橋驅動器U2的VB；二極管D2的陰極接半橋驅動器U2的VB，陽極接第二路輸出正15V電源；半橋驅動器U2的VCC接第三路輸出正15V電源，COM接地GND，VS接地DCGND2，LO和HO接直流升降壓斬波電路。