[發(fā)明專利]非易失性存儲器

在審

• 申請?zhí)枺?/td>: 201710099602.0
• 申請日: 2017-02-23
• 公開（公告）號: CN108470573A
• 公開（公告）日: 2018-08-31
• 發(fā)明（設(shè)計(jì)）人: 權(quán)彞振;倪昊;周耀;許家銘
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/08;G11C7/18
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 郭學(xué)秀;吳敏

1.一種非易失性存儲器，其特征在于，包括：電平監(jiān)測電路、控制單元和位線調(diào)節(jié)器；

所述位線調(diào)節(jié)器，包括多路放電通路；

所述電平監(jiān)測電路，適于對讀取數(shù)據(jù)時(shí)所述非易失性存儲器的存儲單元位線的預(yù)充電電壓進(jìn)行監(jiān)測，并當(dāng)檢測到所述非易失性存儲器的存儲單元位線的預(yù)充電電壓大于預(yù)設(shè)的電壓閾值時(shí)，輸出相應(yīng)的反饋信號；

所述控制單元，適于在接收到所述電平監(jiān)測電路的反饋信號時(shí)，控制所述位線調(diào)節(jié)器中相應(yīng)數(shù)量的放電通路開啟，以對所述位線進(jìn)行放電。

2.根據(jù)權(quán)利要求1所述的非易失性存儲器，其特征在于，所述電平監(jiān)測電路包括開關(guān)電路和第一比較器；

所述開關(guān)電路，適于在確定預(yù)設(shè)的時(shí)鐘信號為低電平信號時(shí)，將所述位線與所述第一比較器的反向輸入端連接；在確定所述時(shí)鐘信號為高電平時(shí)，斷開所述位線與所述第一比較器的反向輸入端的連接；

所述第一比較器，適于將所述位線的預(yù)充電電壓與預(yù)設(shè)的閾值電壓進(jìn)行比較，并在確定所述位線小于預(yù)設(shè)的閾值電壓時(shí)，輸出高電平信號作為所述反饋信號發(fā)送至所述控制單元。

3.根據(jù)權(quán)利要求2所述的非易失性存儲器，其特征在于，所述開關(guān)電路包括反相器、第一NMOS管和第一PMOS管和第一電容；

所述反相器的輸入端與所述時(shí)鐘信號以及所述第一PMOS管的柵端耦接，所述反相器的輸出端與所述第一NMOS管的柵端耦接；

所述第一NMOS管的源端和所述第一PMOS管的源端分別與所述位線耦接，所述第一NMOS管的源端和所述第一PMOS管的源端分別與所述第一電容的第一端和所述第一比較器的反向輸入端耦接，第一電容的第二端與地線耦接；

所述第一比較器的正向輸入端與所述閾值電壓耦接，所述第一比較器的輸出端與所述控制單元耦接。

4.根據(jù)權(quán)利要求3所述的非易失性存儲器，其特征在于，所述位線調(diào)節(jié)器包括第二比較器、第二NMOS管、第三NMOS管和預(yù)設(shè)的放電通路和至少一路放電子通路；

所述預(yù)設(shè)放電通路，適于在所述位線偏置電壓低于預(yù)設(shè)的參考電壓時(shí)開啟，以對所述位線進(jìn)行放電；

所述放電子通路，適于在所述位線的預(yù)充電電壓高于所述閾值電壓時(shí)開啟，以對所述位線進(jìn)行放電；

所述第二比較器的正向輸入端與所述參考電壓耦接，反向輸入端與所述第二NMOS管的漏端耦接，輸出端分別與所述第二NMOS管和第三NMOS管的柵端耦接；

所述第二NMOS管的源端和第二NMOS管的源端還分別與預(yù)設(shè)的位線偏置電壓信號耦接，所述第二NMOS管的柵端還分別與預(yù)設(shè)的放電通路的第一控制端以及各路放電子通路的第一控制端耦接；所述第二NMOS管的漏端通過第一電阻與地線耦接，所述第三NMOS管的漏端還分別通過第二電阻和第二電容與地線耦接；

所述預(yù)設(shè)放電通路的第二控制端還與所述時(shí)鐘信號耦接；所述時(shí)鐘信號還與所述放電子通路的第二控制端耦接；所述各路放電子通路的第三控制端還與所述電平監(jiān)測電路的輸出端耦接。

5.根據(jù)權(quán)利要求4所述的非易失性存儲器，其特征在于，所述預(yù)設(shè)放電通路包括第四NMOS管和第五NMOS管；

所述第四NMOS管的源端與所述位線耦接，柵端與所述第二NMOS管的柵端耦接，漏端與所述第五NMOS管的源端耦接；

所述第五NMOS管的柵端與所述時(shí)鐘信號耦接，漏端與地線耦接。

6.根據(jù)權(quán)利要求4或5所述的非易失性存儲器，其特征在于，所述放電子通路包括第六NMOS管、第七NMOS管和第八NMOS管；

所述第六NMOS管的源端與所述位線耦接，柵端與所述第二NMOS管的柵端耦接，漏端與所述第七NMOS管的源端耦接；

所述第七NMOS管的柵端與所述控制單元的輸出端耦接，漏端與所述第八NMOS管的源端耦接；

所述第八NMOS管的柵端與所述時(shí)鐘信號耦接，漏端與地線耦接。

7.根據(jù)權(quán)利要求2所述的非易失性存儲器，其特征在于，所述閾值電壓為1.2V。