[發(fā)明專利]一種柵極驅(qū)動單元及驅(qū)動方法、柵極驅(qū)動電路和顯示裝置

在審

• 申請?zhí)枺?/td>: 201710099558.3
• 申請日: 2017-02-23
• 公開（公告）號: CN106710510A
• 公開（公告）日: 2017-05-24
• 發(fā)明（設計）人: 馮思林
• 申請（專利權(quán)）人: 合肥京東方光電科技有限公司;京東方科技集團股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京中博世達專利商標代理有限公司11274
• 代理人: 申健

技術領域

本發(fā)明涉及顯示技術領域，尤其涉及一種柵極驅(qū)動單元及驅(qū)動方法、柵極驅(qū)動電路和顯示裝置。

背景技術

隨著顯示技術的不斷發(fā)展，顯示器已經(jīng)逐漸被各種電子設備如：移動電話、個人數(shù)字助理(英文:Personal Digital Assistant,簡稱：PDA)、數(shù)碼相機、計算機屏幕或筆記本計算機屏幕所廣泛應用。

近些年來顯示器的發(fā)展呈現(xiàn)出了高集成度，低成本的發(fā)展趨勢。其中一項非常重要的技術就是GOA(英文全稱：Gate Driver on Array，中文全稱：集成柵極驅(qū)動電路)技術量產(chǎn)化的實現(xiàn)。利用GOA技術將柵極驅(qū)動電路集成在顯示面板的陣列基板上，從而可以省掉柵極驅(qū)動集成電路部分，以從材料成本和制作工藝兩方面降低產(chǎn)品成本。這種利用GOA技術集成在陣列基板上的柵極開關電路也稱為柵極驅(qū)動電路或移位寄存器電路，傳統(tǒng)的柵極驅(qū)動電路由多個柵極驅(qū)動單元級聯(lián)組成，目前，大多數(shù)柵極驅(qū)動電路均是以傳統(tǒng)的4T1C電路為基礎構(gòu)成的驅(qū)動電路，此類柵極驅(qū)動電路中，前一級柵極驅(qū)動單元的輸出作為本級柵極驅(qū)動單元的觸發(fā)信號，下一級柵極驅(qū)動單元的輸出作為本級柵極驅(qū)動單元的復位信號，因此需要下一級柵極驅(qū)動單元的輸出才能實現(xiàn)本級柵極驅(qū)動單元的復位，這樣上下兩級柵極驅(qū)動單元具有很強的關聯(lián)性，當下一級柵極驅(qū)動單元輸出發(fā)生故障時，會對本級柵極驅(qū)動單元的輸出造成影響，因此如何減小上下兩級柵極驅(qū)動單元的互相影響從而提升柵極驅(qū)動電路的容錯能力成為亟待解決的問題。

發(fā)明內(nèi)容

本發(fā)明的實施例提供一種柵極驅(qū)動單元及驅(qū)動方法、柵極驅(qū)動電路和顯示裝置，用于減小上下兩級柵極驅(qū)動單元的互相影響從而提升柵極驅(qū)動電路的容錯能力。

為達到上述目的，本發(fā)明的實施例采用如下技術方案：

第一方面，提供一種柵極驅(qū)動單元，包括：輸入模塊、控制模塊、儲能模塊、復位模塊以及輸出模塊；

所述輸入模塊連接第一電平端、信號輸入端以及第一節(jié)點，用于在所述信號輸入端的輸入信號的控制下將所述第一節(jié)點的電壓與所述第一電平端的電壓拉齊；

所述控制模塊連接所述第一電平端、第二電平端、第一時鐘信號端、信號輸出端以及第二節(jié)點，用于在所述第一時鐘信號端的第一時鐘信號、所述信號輸入端的輸入信號以及所述信號輸出端的輸出信號的控制下將所述第二節(jié)點的電壓與所述第一電平端的電壓拉齊或者在所述信號輸入端的輸入信號、所述信號輸出端的輸出信號的控制下將所述第二節(jié)點的電壓與所述第二電平端的電壓拉齊；

所述儲能模塊連接所述第一節(jié)點與所述信號輸出端，用于存儲所述第一節(jié)點的電壓以及使所述第一節(jié)點的電壓與所述信號輸出端的電壓發(fā)生等勢跳變；

所述復位模塊連接所述信號輸出端、所述第一節(jié)點、所述第二節(jié)點以及所述第二電平端，用于在所述第二節(jié)點的電壓的控制下將所述第一節(jié)點的電壓與所述第二電平端的電壓拉齊以及將所述信號輸出端的電壓與所述第二電平端的電壓拉齊；

所述輸出模塊連接所述第一節(jié)點、所述信號輸出端以及第二時鐘信號端，用于在所述第一節(jié)點的電壓的控制下將所述第二時鐘信號端的第二時鐘信號在所述信號輸出端輸出。

可選的，所述輸入模塊包括：第一晶體管和第二晶體管；

所述第一晶體管的第一端與所述第一晶體管的柵極均連接所述第一電平端，所述第一晶體管的第二端連接所述第二晶體管的第一端；

所述第二晶體管的第二端連接所述第一節(jié)點，所述第二晶體管的柵極連接所述信號輸入端。

可選的，所述控制模塊包括：第三晶體管、第四晶體管、第五晶體管以及第一電容；

所述第三晶體管的第一端連接所述第一電平端，所述第三晶體管的第二端連接所述第二節(jié)點，所述第三晶體管的柵極連接所述第一時鐘信號端；

所述第四晶體管的第一端連接所述第二節(jié)點，所述第四晶體管的第二端連接所述第二電平端，所述第四晶體管的柵極連接所述信號輸入端；

所述第五晶體管的第一端連接所述第二節(jié)點，所述第五晶體管的第二端連接所述第二電平端，所述第五晶體管的柵極連接所述信號輸出端；

所述第一電容的第一端連接所述第二節(jié)點，所述第一電容的第二端連接所述第二電平端。

可選的，所述儲能模塊包括：第二電容；

所述第二電容的第一極連接所述第一節(jié)點，所述第二電容的第二極連接所述信號輸出端。

可選的，所述復位模塊包括：第六晶體管和第七晶體管；

所述第六晶體管的第一端連接所述第一節(jié)點，所述第六晶體管的第二端連接所述第二電平端，所述第六晶體管的柵極連接所述第二節(jié)點；