[發(fā)明專利]感測放大器和閂鎖方案

有效

• 申請?zhí)枺?/td>: 201710095980.1
• 申請日: 2017-02-22
• 公開（公告）號: CN107134290B
• 公開（公告）日: 2020-12-04
• 發(fā)明（設計）人: V·布林維加亞拉加萬;R·拉加萬
• 申請（專利權）人: 馬維爾亞洲私人有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/08
• 代理公司: 北京戈程知識產(chǎn)權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發(fā)明公開感測放大器和閂鎖方案，具體提供數(shù)種用于電路的方法。該電路包括含有多個晶體管的感測放大器電路，該多個晶體管用感測放大器致能信號致能以輸出第一輸出數(shù)據(jù)線真值信號及第二輸出數(shù)據(jù)線互補信號至閂鎖電路，以及該閂鎖電路包括用該第一輸出數(shù)據(jù)線真值信號主動驅(qū)動的主要驅(qū)動器與用第二輸出數(shù)據(jù)線互補信號主動驅(qū)動的次要驅(qū)動器，使得該閂鎖電路輸出讀取全域數(shù)據(jù)線。

技術領域

本揭示內(nèi)容有關于一種感測放大器和閂鎖方案，且更特別的是，有關于一種會加快內(nèi)存訪問時間的感測放大器和閂鎖方案。

背景技術

在內(nèi)存中，感測放大器為在半導體內(nèi)存芯片上構成電路的元件之一。感測放大器為在讀取內(nèi)存的數(shù)據(jù)時使用的讀取電路之一部份。感測放大器感測來自位線表示存入記憶單元的數(shù)據(jù)位(1或0)的低功率信號，以及將小電壓擺幅放大為可識別邏輯位準，藉此可用在內(nèi)存外的邏輯而正確地解釋數(shù)據(jù)。

在靜態(tài)隨機訪問內(nèi)存(SRAM)操作中，為了讀取特定記憶單元的位，打開在特定記憶單元的橫列上的字線，這會激活橫列中的所有單元。然后，將該特定記憶單元的儲值(0或1)送到與該特定記憶單元關連的位線。該感測放大器在兩個互補位線的末端將小電壓放大為正常邏輯位準。然后，由特定記憶單元的感測放大器閂鎖來自所欲單元的位于緩沖器中，然后放上輸出總線。

在動態(tài)隨機訪問內(nèi)存(DRAM)操作中，感測放大器操作與SRAM類似，但是執(zhí)行額外的功能。具體言之，DRAM芯片中的數(shù)據(jù)是以電荷儲存于記憶單元的微小電容器中。讀取操作耗盡單元中的電荷而銷毀數(shù)據(jù)，因此在讀出數(shù)據(jù)后，感測放大器必須通過施加電壓至單元來立即寫回(亦即，內(nèi)存刷新)。

在感測放大器及閂鎖方案中，只有感測放大器的一個輸出用來主動驅(qū)動閂鎖。感測放大器的另一輸出保持預充電且仍未利用(亦即，不用來驅(qū)動閂鎖)。習知設計的閂鎖通常為SR NOR閂鎖。在此配置中，大量的復雜堆迭柵極減緩效能。

另一種感測放大器及閂鎖方案系使用堆迭反相器閂鎖而不是SR NOR閂鎖。這減少復雜堆迭柵極的個數(shù)而改善效能。不過，在此種設計中，感測放大器仍然只有一個輸出用來主動驅(qū)動閂鎖；感測放大器的另一輸出保持預充電且仍未利用(亦即，不用來驅(qū)動閂鎖)。

發(fā)明內(nèi)容

在本揭示內(nèi)容的第一態(tài)樣中，一種電路包括含有多個晶體管的感測放大器電路，該多個晶體管用感測放大器致能信號致能以輸出第一輸出數(shù)據(jù)線真值信號及第二輸出數(shù)據(jù)線互補信號至閂鎖電路，以及該閂鎖電路包括用該第一輸出數(shù)據(jù)線真值信號主動驅(qū)動的主要驅(qū)動器與用第二輸出數(shù)據(jù)線互補信號主動驅(qū)動的次要驅(qū)動器，使得該閂鎖電路輸出讀取全域數(shù)據(jù)線。

在本揭示內(nèi)容的另一態(tài)樣中，一種電路包括含有多個晶體管的感測放大器電路，該多個晶體管用感測放大器致能信號致能以輸出第一輸出數(shù)據(jù)線真值信號及第二輸出數(shù)據(jù)線互補信號至閂鎖電路，以及該閂鎖電路包括用該第一輸出數(shù)據(jù)線真值信號主動驅(qū)動的PMOS上拉裝置(pull-up device)及一NMOS下拉裝置(pull-down device)，以及用該第二輸出數(shù)據(jù)線互補信號主動驅(qū)動的NMOS上拉裝置及PMOS下拉裝置，使得該閂鎖電路輸出讀取全域數(shù)據(jù)線。

在本揭示內(nèi)容的另一態(tài)樣中，一種方法，其包含下列步驟：致能感測放大器電路以輸出第一輸出數(shù)據(jù)線真值信號及第二輸出數(shù)據(jù)線互補信號至閂鎖電路，用該第一輸出數(shù)據(jù)線真值信號主動驅(qū)動該閂鎖電路的主要驅(qū)動器，用該第二輸出數(shù)據(jù)線互補信號主動驅(qū)動該閂鎖電路的次要驅(qū)動器，以及基于正被主動驅(qū)動的該主要驅(qū)動器及該次要驅(qū)動器來輸出讀取全域數(shù)據(jù)線。

附圖說明

以下在【實施方式】中用本揭示內(nèi)容的示范具體實施例的非限定性實施例參考多個附圖描述本揭示內(nèi)容。

圖1顯示根據(jù)本揭示內(nèi)容的數(shù)個態(tài)樣的感測放大器及閂鎖的示意圖。

圖2為圖1的感測放大器及閂鎖的時序圖。

具體實施方式