[發明專利]半導體器件的制造方法

有效

• 申請號: 201710094905.3
• 申請日: 2017-02-16
• 公開（公告）號: CN107154357B
• 公開（公告）日: 2021-08-17
• 發明（設計）人: 金孝真;金秀賢;阿茲馬特.拉希爾;樸哲弘
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 弋桂芬

本發明提供了半導體器件的制造方法。半導體器件的制造方法包括：加載第一布局，其中第一布局包括第一有源區和第一虛設區，并且第一有源區包括具有第一寬度的鰭型圖案設計；通過用納米線結構設計替代鰭型圖案設計而產生第二布局；以及通過使用第二布局而形成納米線結構設計，其中第二布局包括與第一有源區相同尺寸的第二有源區以及與第一虛設區相同尺寸的第二虛設區，納米線結構設計的納米線結構具有大于第一寬度的第二寬度。

技術領域

本公開涉及布局設計系統、使用該布局設計系統的半導體器件及其制造方法。

背景技術

用于增加半導體器件的密度的按比例縮放技術之一使用多柵晶體管，其中鰭形狀或者納米線形狀的硅主體形成在基板上，然后柵極形成在硅主體的表面上。

多柵晶體管的使用允許容易的按比例縮放，因為它們包括三維溝道。此外，對于多柵晶體管，電流控制能力可以提高而不需要增加柵極長度。另外，有效地抑制短溝道效應(SCE)是可能的，其中短溝道效應是溝道區的電勢受漏極電壓影響的現象。

發明內容

本公開的一個技術目的是提供一種具有改善的操作特性的半導體器件的制造方法。

本公開的另一技術目的是提供一種用于制造具有改善的操作特性的半導體器件的布局設計系統。

本公開的再一技術目的是提供一種用于制造具有改善的操作特性的半導體器件的計算機程序。

本公開的再一技術目的是提供一種具有改善的操作特性的半導體器件。

根據本公開的目的不限于上面闡述的那些，并且對于本領域技術人員而言，除了上面闡述的那些之外的目的將從以下描述被清楚地理解。

根據這里公開的主題的以下描述的示范性實施例的一方面，提供一種半導體器件的制造方法，包括：加載第一布局，其中第一布局包括第一有源區和第一虛設區，并且第一有源區包括具有第一寬度的鰭型圖案設計；通過用納米線結構設計替代鰭型圖案設計而產生第二布局；以及通過使用第二布局而形成納米線結構，其中第二布局包括與第一有源區尺寸相同的第二有源區以及與第一虛設區尺寸相同的第二虛設區，納米線結構設計具有大于第一寬度的第二寬度，納米線結構包括：在第一方向上延伸的第一納米線；第二納米線，在第一方向上延伸并且形成在第一納米線上且與第一納米線間隔開；柵電極，圍繞第一納米線的周邊并且在與第一方向交叉的第二方向上延伸；柵間隔物，形成在柵電極的側壁上并且包括彼此面對的內側壁和外側壁，柵間隔物的內側壁面對柵電極的側表面；以及源極/漏極外延層，在柵電極的至少一側上并且連接到第一納米線。

根據另一示范性實施例，提供一種半導體器件的制造方法，包括：加載第一布局，其中第一布局包括平行地延伸的第一至第三鰭型圖案設計；從第一布局去除第一至第三鰭型圖案設計；通過將在第一方向上平行地延伸的第一納米線結構設計和第二納米線結構設計增加到第一布局而產生第二布局；以及通過使用第二布局在基板上形成第一納米線結構和第二納米線結構，其中第一納米線結構包括在相同方向上延伸的至少兩個納米線。

根據另一示范性實施例，提供一種半導體器件的制造方法，包括：加載第一布局以及檢測在第一布局中的第一有源區，其中在第一有源區中第一寬度的鰭型圖案設計以第一節距間隔開；去除在第一有源區中的鰭型圖案設計；通過用第二有源區替代第一有源區而產生包括第二有源區的第二布局，其中納米線結構設計間隔開不同于第一節距的第二節距；通過使用第二布局而形成納米線結構；以及通過使用上部結構布局在納米線結構上形成接觸，其中上部結構布局對應于第一布局。