[發(fā)明專利]像素結構

有效

• 申請?zhí)枺?/td>: 201710092605.1
• 申請日: 2017-02-21
• 公開（公告）號: CN107065324B
• 公開（公告）日: 2020-03-06
• 發(fā)明（設計）人: 黃建文;葉詠津
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G02F1/1343
• 分類號: G02F1/1343;G02F1/1362;G02F1/1368
• 代理公司: 北京市立康律師事務所 11805
• 代理人: 梁揮;孟超

本發(fā)明公開了一種像素結構，包含數(shù)據(jù)線、第一主動元件、第二主動元件、第一輔助電極及第二輔助電極。第一主動元件及第二主動元件分別包含第一漏極及第二漏極。第一輔助電極及第二輔助電極分別與第一漏極及第二漏極直接連接，其中數(shù)據(jù)線位于第一輔助電極與第二輔助電極之間。

技術領域

本發(fā)明是關于一種像素結構。

背景技術

于各式消費性電子產(chǎn)品之中，應用薄膜晶體管(thin film transistor；TFT)的液晶顯示器已經(jīng)被廣泛地使用。液晶顯示器主要是由薄膜晶體管陣列基板、彩色濾光陣列基板和液晶層所構成，薄膜晶體管陣列基板包含多個像素結構，薄膜晶體管陣列基板上設置有多個以陣列排列的薄膜晶體管，以及與每一個薄膜晶體管對應配置的像素電極。此外，薄膜晶體管陣列基板上也會設置金屬層，以做為數(shù)據(jù)線或掃描線。

然而，若寄生電容產(chǎn)生于像素結構中，像素結構的效能可能會受到此寄生電容的影響。再者，當像素結構內(nèi)的元件因制程變異而與原設計間產(chǎn)生差異時，所產(chǎn)生的寄生電容的影響效果可能將更大，并進而影響液晶顯示器的顯示品質。

發(fā)明內(nèi)容

本發(fā)明的一實施方式提供一種像素結構，包含數(shù)據(jù)線、第一輔助電極、第二輔助電極及像素電極，其中數(shù)據(jù)線、第一輔助電極及第二輔助電極可通過同一道制程形成。第一輔助電極及第二輔助電極分別位于數(shù)據(jù)線的左右兩側。于像素結構運作時，第一輔助電極及第二輔助電極可分別與數(shù)據(jù)線產(chǎn)生耦合電容，且此耦合電容的量值大于像素電極與數(shù)據(jù)線產(chǎn)生的耦合電容的量值。因此，通過第一輔助電極及第二輔助電極與數(shù)據(jù)線所產(chǎn)生的耦合電容，即使像素電極的形成位置產(chǎn)生偏移并造成其與數(shù)據(jù)線的耦合電容量值產(chǎn)生變化時，數(shù)據(jù)線與其兩側的帶電層體結構的耦合電容差異值仍落在可允許的范圍之內(nèi)，從而防止液晶顯示器產(chǎn)生亮暗線的現(xiàn)象。

本發(fā)明的一實施方式提供一種像素結構，包含數(shù)據(jù)線、第一主動元件、第二主動元件、第一輔助電極及第二輔助電極。第一主動元件及第二主動元件分別包含第一漏極及第二漏極。第一輔助電極及第二輔助電極分別與第一漏極及第二漏極直接連接，其中數(shù)據(jù)線位于第一輔助電極與第二輔助電極之間。

于部分實施方式中，數(shù)據(jù)線與第一輔助電極之間的水平距離約等于數(shù)據(jù)線與第二輔助電極之間的水平距離。

于部分實施方式中，像素結構更包含第一像素電極及第二像素電極。第一像素電極位于第一輔助電極之上。第二像素電極位于第二輔助電極之上，且第一像素電極與第二像素電極分別位于數(shù)據(jù)線的相對兩側。第一輔助電極與第二輔助電極之間的最小水平距離小于第一像素電極與第二像素電極之間的最小水平距離，其中第一像素電極與數(shù)據(jù)線之間的最小水平距離異于第二像素電極與數(shù)據(jù)線之間的最小水平距離。

于部分實施方式中，像素結構更包含第一遮光層及第二遮光層。第一輔助電極至少位于第一遮光層上方。第二輔助電極至少位于第二遮光層上方，且第一遮光層與第二遮光層之間的水平距離小于第一輔助電極與第二輔助電極之間的水平距離。

于部分實施方式中，像素結構更包含第三主動元件。第三主動元件包含第三漏極，其中數(shù)據(jù)線與第二主動元件及第三主動元件電性連接，且第二主動元件的第二漏極與第三主動元件的第三漏極分別位于數(shù)據(jù)線的相對兩側。

于部分實施方式中，數(shù)據(jù)線沿第一方向延伸，且第二主動元件與第三主動元件沿第一方向連續(xù)排列。

于部分實施方式中，像素結構更包含第一絕緣層及第二絕緣層。數(shù)據(jù)線、第一輔助電極及第二輔助電極位于第一絕緣層上。第二絕緣層位于數(shù)據(jù)線、第一輔助電極、第二輔助電極及第一絕緣層之上。

于部分實施方式中，像素結構設置于基板上，且第一像素電極于基板的垂直投影與第一輔助電極于基板的垂直投影至少部分重疊，且第二像素電極于基板的垂直投影與第二輔助電極于基板的垂直投影至少部分重疊。

附圖說明

圖1A為依據(jù)本發(fā)明內(nèi)容的第一實施方式所繪示像素結構的上視示意圖。