[發明專利]具有隔離壁的半導體封裝

有效

• 申請號: 201710091513.1
• 申請日: 2017-02-20
• 公開（公告）號: CN107123637B
• 公開（公告）日: 2022-04-29
• 發明（設計）人: 李璐;哈姆丹·伊斯梅爾;薩米·RN奈杜;馬赫什·K·沙阿
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/495;H01L21/56;H01L23/31;H03F3/21;H03F3/24
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 楊靜

1.一種半導體裝置封裝，其特征在于，包括：

基板；

所述基板上的第一電路，所述第一電路包括第一多個電氣組件；

所述基板上的第二電路，所述第二電路包括第二多個電氣組件；

位于所述第一電路和所述第二電路之間的隔離壁，所述隔離壁從所述基板的表面垂直延伸到高于所述第一多個組件和所述第二多個組件的高度，所述隔離壁具有上邊緣，所述上邊緣具有朝向所述基板的所述表面延伸的凹口的鋸齒狀輪廓；以及

覆蓋所述基板的所述表面以及所述第一和第二電路的囊封材料，

所述凹口包括：

第一凹口，所述第一凹口中的每一個呈現平行于所述隔離壁的縱向尺寸的第一寬度；以及

第二凹口，所述第二凹口中的每一個呈現平行于所述隔離壁的所述縱向尺寸的第二寬度，所述第二寬度大于所述第一寬度。

2.根據權利要求1所述的半導體裝置封裝，其特征在于，所述高度是第一高度，所述隔離壁的所述上邊緣與所述基板的所述表面間隔第二高度，且所述凹口中的每一個的底部部分與所述基板的所述表面間隔第三高度，所述第三高度小于所述第二高度。

3.根據權利要求2所述的半導體裝置封裝，其特征在于，所述第一多個組件和所述第二多個組件的所述第一高度小于所述第三高度。

4.根據權利要求1所述的半導體裝置封裝，其特征在于，所述凹口中的每一個呈現平行于所述隔離壁的縱向尺寸的寬度，對于所述凹口中的每一個，所述寬度都是相同的。

5.根據權利要求1所述的半導體裝置封裝，其特征在于：

所述第一電路包括第一晶體管和在所述第一晶體管與第一引線之間電耦合的互連件的第一陣列；以及

所述第二電路包括第二晶體管和在所述第二晶體管和第二引線之間電耦合的互連件的第二陣列，所述隔離壁被安置在所述互連件的所述第一和第二陣列之間，互連件的所述第一和第二陣列的所述互連件中的至少一個比互連件的所述第一和第二陣列的所述互連件的其余部分高，并且所述第一凹口在所述隔離壁中形成，以比所述第二凹口更接近比所述互連件的所述其余部分高的所述互連件中的所述至少一個。

6.根據權利要求1所述的半導體裝置封裝，其特征在于，所述高度是第一高度，所述隔離壁的所述上邊緣包括相對的第一和第二遠側區域，以及在所述第一和第二遠側區域之間插入的中心區域，所述凹口位于所述隔離壁的所述上邊緣的所述中心區域處，在所述中心區域處的所述隔離壁的所述上邊緣與所述基板的所述表面間隔第二高度，且所述上邊緣的第一和第二遠側區域與所述基板的所述表面間隔第三高度，所述第三高度小于所述第二高度。

7.根據權利要求1所述的半導體裝置封裝，其特征在于，另外包括接地電位節點，其中所述隔離壁電連接到所述接地電位節點。

8.一種杜赫放大器封裝，其特征在于，包括：

基板；

所述基板上的載波放大器，所述載波放大器包括第一晶體管和在所述第一晶體管與第一引線之間電耦合的線接合的第一陣列；

所述基板上的鄰接于所述載波放大器的峰化放大器，所述峰化放大器包括第二晶體管和在所述第二晶體管與第二引線之間電耦合的線接合的第二陣列；

隔離壁，其由導電材料形成且位于所述載波放大器和所述峰化放大器之間，所述隔離壁從所述基板的表面垂直延伸到高于線接合的所述第一和第二陣列的高度，所述隔離壁具有上邊緣，所述上邊緣具有朝向所述基板的所述表面延伸的凹口的鋸齒狀輪廓，并且所述隔離壁被配置成在所述杜赫放大器的操作期間，減少所述載波放大器和所述峰化放大器之間的電感耦合；以及

囊封材料，其覆蓋所述基板的所述表面、所述第一和第二電路，以及所述隔離壁，

所述凹口包括：

第一凹口，所述第一凹口中的每一個呈現平行于所述隔離壁的縱向尺寸的第一寬度；以及

第二凹口，所述第二凹口中的每一個呈現平行于所述隔離壁的所述縱向尺寸的第二寬度，所述第二寬度大于所述第一寬度。

9.一種制造半導體裝置封裝的方法，其特征在于，包括：

形成基板表面上的第一電路，所述第一電路包括第一多個組件；

形成所述基板的所述表面上的鄰接于所述第一電路的第二電路，所述第二電路包括第二多個組件；

將由導電材料組成的隔離壁定位在所述第一電路和所述第二電路之間，所述隔離壁從所述基板的表面垂直延伸到高于所述第一多個組件和所述第二多個組件的高度，所述隔離壁具有上邊緣，所述上邊緣具有朝向所述基板的所述表面延伸的凹口的鋸齒狀輪廓，所述隔離壁被配置成在所述半導體裝置的操作期間，減少所述第一電路和所述第二電路之間的電感耦合；以及

利用囊封材料覆蓋所述基板的所述表面以及所述第一和第二電路，

所述凹口包括：

第一凹口，所述第一凹口中的每一個呈現平行于所述隔離壁的縱向尺寸的第一寬度；以及

第二凹口，所述第二凹口中的每一個呈現平行于所述隔離壁的所述縱向尺寸的第二寬度，所述第二寬度大于所述第一寬度。