[發(fā)明專利]電子式互感器校驗儀的控制系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201710088533.3
• 申請日: 2017-02-20
• 公開（公告）號: CN108459292A
• 公開（公告）日: 2018-08-28
• 發(fā)明（設(shè)計）人: 趙宏巖;趙書瑾
• 申請（專利權(quán)）人: 武漢市歐睿科技有限公司
• 主分類號: G01R35/02
• 分類號: G01R35/02;G01R35/00;G05B19/042
• 代理公司: 北京中濟緯天專利代理有限公司 11429
• 代理人: 鄧佳

1.電子式互感器校驗儀的控制系統(tǒng)，其特征在于：它包含電源模塊、DSP、FPGA、信號切換采集模塊、光纖接口模塊、以太網(wǎng)模塊、ARM及DSP處理單元、保護單元、光對時接口模塊、電對時接口模塊、光\電網(wǎng)絡(luò)接口模塊、以太網(wǎng)接口模塊、USB接口模塊、A\D采集模塊、顯示模塊；所述電源模塊與DSP連接；所述DSP與FPGA相互連接；所述信號切換采集模塊與DSP相互連接；所述光纖接口模塊與DSP相互連接；所述以太網(wǎng)模塊通過EMIF與DSP相互連接；所述DSP與ARM及DSP處理單元連接；所述ARM及DSP處理單元與保護單元連接；所述光對時接口模塊、電對時接口模塊分別與DSP相互連接；所述光\電網(wǎng)絡(luò)接口模塊與FPGA連接；所述FPGA與以太網(wǎng)接口模塊、USB接口模塊相互連接；所述A\D采集模塊與FPGA連接；所述顯示模塊與FPGA相互連接。

2.根據(jù)權(quán)利要求1所述的電子式互感器校驗儀的控制系統(tǒng)，其特征在于：所述DSP、FPGA之間通過RS232連接。

3.根據(jù)權(quán)利要求1所述的電子式互感器校驗儀的控制系統(tǒng)，其特征在于：所述DSP通過RS232與TEST-COM連接。

4.根據(jù)權(quán)利要求1所述的電子式互感器校驗儀的控制系統(tǒng)，其特征在于：它通過檢測該信號的高低電平差值就可以間接獲得當前相位差值，從而根據(jù)前面所述理論獲得對應(yīng)電流大小，該信號周期與方波周期一致。

5.根據(jù)權(quán)利要求1所述的電子式互感器校驗儀的控制系統(tǒng)，其特征在于：所述FPGA通過內(nèi)部時序控制單元控制A/D轉(zhuǎn)換器在每個方波周期內(nèi)對該信號高電平和低電平分別進行多次采樣求平均后相減，獲得該信號的解調(diào)信息即相位信息。

6.根據(jù)權(quán)利要求1所述的電子式互感器校驗儀的控制系統(tǒng)，其特征在于：它利用FPGA來實現(xiàn)精密時序控制的同時，實現(xiàn)非常復(fù)雜的信號處理算法，并以FPGA為核心器件完成光纖電流互感器信號檢測和控制電路設(shè)計。

7.根據(jù)權(quán)利要求1所述的電子式互感器校驗儀的控制系統(tǒng)，其特征在于：所述信號切換采集模塊所輸出的頻率可以由外部進行控制，外部控制頻率變化的電壓是0-5V，控制電流小于1mA；當外部控制電壓在0-5V變化時，低頻信號發(fā)生器可以輸出可以在100HZ到20KHZ之間變化。

8.根據(jù)權(quán)利要求1所述的電子式互感器校驗儀的控制系統(tǒng)，其特征在于：所述ARM及DSP處理單元將處理后的數(shù)字信號變?yōu)檫B續(xù)時間信號，這種信號的特點是一段一段的直線相連。