[發明專利]存儲器編譯方法、裝置及生成的存儲器

有效

• 申請號: 201710083864.8
• 申請日: 2017-02-16
• 公開（公告）號: CN108446412B
• 公開（公告）日: 2023-01-24
• 發明（設計）人: 王偉;李彥霖;楊粱;肖斌;劉臻
• 申請（專利權）人: 龍芯中科技術股份有限公司
• 主分類號: G06F30/30
• 分類號: G06F30/30;G06F30/39
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 趙永剛

本發明提供了一種存儲器編譯方法、裝置及生成的存儲器，首先對構成存儲器的存儲陣列、讀寫譯碼進行結構化的定義，根據其結構化的定義形成硬件描述語言模塊，根據硬件描述語言模塊形成網表，進而通過規則化的布局、布線形成版圖。在對存儲器的存儲陣列進行結構化定義時，先對存儲單元進行結構化定義，根據存儲器的位數、項數重復調用存儲單元的結構化定義形成存儲陣列的結構化定義，形成的存儲器的存儲陣列的結構是規則化的，從而提高了時序性能，規則化的存儲陣列使得布局布線容易控制，在面積、布局可控等方面性能較高。存儲單元基于門級單元內部路徑透明可見，從而便于用戶對存儲器內部電路進行修改以及便于后續的靜態時序分析。

技術領域

本發明涉及數字計算機系統的存儲器系統技術領域，尤其涉及一種存儲器編譯方法、裝置及生成的存儲器。

背景技術

半導體存儲器(memory)是一種以半導體電路作為存儲媒介的存儲器，其最早出現于二十世紀60年代，至今已經歷了50多年的發展歷程。在當今的芯片中，70％以上的晶體管是用于存儲器當中的，在可以預見的將來，這一比率還將繼續增加。這種狀況在系統級的層次上表現得更為突出，高性能工作站和計算機中包含的半導體存儲器容量可達數百G字節甚至數T字節以上，并且隨著集成電路技術的發展這一容量還在持續增長。當前，各種類型存儲器的產量及其市場占有率的排序依次為DRAM、SRAM、ROM、EPROM、E2PROM和Flash。半導體存儲器通常被看作是數字邏輯系統設計中最重要的微電子器件，這些系統包括從衛星到消費類電子產品以微處理器或SoC(芯片級系統)為基礎的系統。

很多集成電路設計公司致力于研發用于商業目的的存儲器知識產權核心，很多芯片制造廠(Foundry)也有自己的存儲器編譯器，如TSMC，SMIC，UMC等提供給客戶多種存儲器的IPs，這種IPs往往是下到管級采用全定制方式進行設計。現有技術中生成存儲器的方法一是采用芯片制造廠商提供的存儲器編譯器自動產生存儲器，存儲器編譯器產生的存儲單元模塊可以是SRAM，ROM，也可以是Flash等等，存儲器編譯器可以生成不同大小的存儲器單元模塊，并能做到單元模塊面積和速度的最優化。用戶一般根據存儲器編譯器的產生器(Generator)來產生所需要的存儲器模塊單元的GDSII文件和網表文件等。

現有技術中生成存儲器的方法二是通過第三方邏輯綜合工具(Design Compiler)生成存儲器，設計庫(Design Ware)是由集成電路設計工具廠商提供，其本質是寄存器文件堆的邏輯級實現，第三方邏輯綜合工具在邏輯綜合過程中調用設計庫，綜合生成一個簡易的寄存器文件存儲單元陣列門級網表，供后端物理設計使用。

在實現本發明的過程中，發明人發現現有技術中至少存在如下技術問題：

對于采用存儲器編譯器自動產生存儲器，其編譯器生成的存儲器在數字后端設計中對于基于標準單元的設計流程是不透明的，用戶看到的只是一個宏單元，不能修改存儲器內部的電路和版圖。從而在靜態時序分析(STA)中只能依靠存儲器編譯器的生成器產生的.lib文檔文件來獲取它的時序信息，它內部路徑上的器件類型、大小和連通方式均不可見，內部器件的延遲信息更加不可見，給靜態時序分析帶來了巨大的不便，降低了分析的準確性。對于通過第三方邏輯綜合工具(Design Compiler)生成存儲器，其編譯器生成的存儲器在數字后端設計中對于基于標準單元的設計流程是透明的，但這種方式生成的網表可讀性較低，由網表邏輯綜合的結果不固定，內部邏輯可讀性較差，布局布線不易控制，從而造成時序、面積、布局可控性等性能較差。

發明內容

本發明提供一種存儲器編譯方法、裝置及生成的存儲器，生成的存儲器基于門級標準單元是透明可見的，從而便于用戶對存儲器內部電路進行修改以及便于后續的靜態時序分析，同時存儲器基于門級標準單元，形成規則化的存儲陣列結構，布局布線容易控制，從而在時序、面積、布局可控等方面性能較高。

一方面，本發明提供一種存儲器編譯方法，所述方法包括：

接收用戶輸入的用戶需求定義及存儲器結構配置參數；