[發明專利]鎖相環和電子系統

有效

• 申請號: 201710083828.1
• 申請日: 2017-02-16
• 公開（公告）號: CN108449085B
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 郭之光
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H03L7/089
• 分類號: H03L7/089;H03L7/099
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

1.一種鎖相環，包括：電荷泵和壓控振蕩器，所述電荷泵和所述壓控振蕩器之間經由充放電節點耦接；

其特征在于，還包括：

第一充電電路，適于在控制信號的作用下，對所述充放電節點充電；

預充電控制電路，適于檢測第一電源電壓和第二電源電壓，并根據檢測結果生成所述控制信號，在所述第一電源電壓建立完成時，所述控制信號控制所述第一充電電路開始對所述充放電節點充電，在所述第一電源電壓建立完成且第二電源電壓建立完成時，所述控制信號控制所述第一充電電路停止對所述充放電節點充電；

其中，所述第一電源電壓為所述鎖相環的供電電壓；

所述預充電控制電路包括：

延遲電路，適于對所述第一電源電壓進行延遲，以輸出延遲電源電壓；

驅動電路，適于在所述第一電源電壓的供電下，提高其輸入端接收的信號的驅動能力，并經由其輸出端輸出所述控制信號；

第一開關電路，其電源端接收所述延遲電源電壓，其輸出端耦接所述驅動電路的輸入端，當所述第一開關電路的輸入端接收第一邏輯電平時，所述第一開關電路的輸出端輸出所述第一邏輯電平，當所述第一開關電路的輸入端接收不同于所述第一邏輯電平的第二邏輯電平時，所述第一開關電路的輸出端輸出所述第二邏輯電平；

第二開關電路，其電源端接收所述第二電源電壓，其輸出端耦接所述第一開關電路的輸入端，當所述第二電源電壓未建立時，所述第二開關電路的輸出端輸出所述第一邏輯電平，當所述第二電源電壓建立時，所述第二開關電路的輸出端所述第二邏輯電平。

2.根據權利要求1所述的鎖相環，其特征在于，所述延遲電路包括：

電阻，其第一端接收所述第一電源電壓；

電容，其第一端耦接所述電阻的第二端并輸出所述延遲電源電壓，其第二端接地。

3.根據權利要求2所述的鎖相環，其特征在于，所述延遲電路還包括：

第一緩沖器，適于對所述延遲電源電壓進行整形。

4.根據權利要求1所述的鎖相環，其特征在于，所述驅動電路包括第二緩沖器，所述第二緩沖器由所述第一電源電壓供電，所述第二緩沖器的輸入端耦接所述驅動電路的輸入端，所述第二緩沖器的輸出端耦接所述驅動電路的輸出端。

5.根據權利要求1所述的鎖相環，其特征在于，所述第一邏輯電平為邏輯低電平，所述第二邏輯電平為邏輯高電平；

所述第一開關電路包括：

第一P型開關，在其控制端為邏輯低電平時導通，在其控制端為邏輯高電平時關斷，其控制端耦接所述驅動電路的輸入端，其第一端接收所述延遲電源電壓；

第二P型開關，在其控制端為邏輯低電平時導通，在其控制端為邏輯高電平時關斷，其控制端耦接所述第一P型開關的第二端，所述第二P型開關的第一端接收所述延遲電源電壓，所述第二P型開關的第二端耦接所述驅動電路的輸入端；

第一N型開關，在其控制端為邏輯高電平時導通，在其控制端為邏輯低電平時關斷，其控制端耦接所述第一開關電路的輸入端，其第一端耦接所述第一P型開關的第二端，其第二端接地；

反相器，其電源端接收所述延遲電源電壓，其輸入端耦接所述第一開關電路的輸入端；

第二N型開關，在其控制端為邏輯高電平時導通，在其控制端為邏輯低電平時關斷，其控制端耦接所述反相器的輸出端，其第一端耦接所述驅動電路的輸入端，其第二端接地。

6.根據權利要求5所述的鎖相環，其特征在于，所述第二開關電路包括：

第一PMOS管，其柵極耦接所述驅動電路的輸出端，所述第一PMOS管的源極接收所述第二電源電壓，所述第一PMOS管的襯底耦接所述第二開關電路的輸出端；

第二PMOS管，其柵極接收所述第二電源電壓，其漏極耦接所述驅動電路的輸出端，所述第二PMOS管的源極耦接所述第二PMOS管的襯底、所述第一PMOS管的漏極以及所述第一PMOS管的襯底。

7.根據權利要求1至6任一項所述的鎖相環，其特征在于，所述第一充電電路包括第三PMOS管，其源極接收所述第一電源電壓，其漏極耦接所述充放電節點，其柵極接收所述控制信號。