[發明專利]具有調制的納米線數目的半導體器件

有效

• 申請號: 201710082990.1
• 申請日: 2011-12-23
• 公開（公告）號: CN106952958B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: A·卡佩拉尼;K·J·庫恩;R·里奧斯;G·比馬拉塞蒂;T·加尼;S·金
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/092
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 張偉;王英

描述了具有調制納米線數目的半導體器件和形成這種器件的方法例如，半導體結構包括第一半導體器件，第一半導體器件具有設置于襯底上方并且在具有第一最高納米線的第一垂直平面中疊置的多個納米線。第二半導體器件具有設置于襯底上方并且在具有第二最高納米線的第二垂直平面中疊置的一個或多個納米線。第二半導體器件包括比第一半導體器件少一個或多個的納米線。第一和第二最高納米線設置于與第一和第二垂直平面正交的平面中。

本申請是申請日為2011年12月23日、發明名稱為“具有調制的納米線數目的半導體器件”的專利申請201180076435.9的分案申請。

技術領域

本發明的實施例涉及納米線半導體器件的領域，具體而言，涉及具有調制的納米線數目的半導體器件以及形成這種器件的方法的領域。

背景技術

在過去幾十年間，集成電路中特征的縮放已經成為持續增長的半導體工業背后的驅動力。縮放到越來越小的特征能夠在半導體芯片有限的面積上增大功能單元的密度。例如，縮小晶體管的尺寸允許在芯片上納入更大數量的存儲器件，給產品的制造帶來更大能力。不過，對容量越來越大的驅動并非沒有問題。優化每個器件的性能的必要性變得越來越重要。

在微電子器件尺度比例尺跨過15納米(nm)的節點時，維持遷移率改進和短溝道控制為器件制造帶來了挑戰。用于制造器件的納米線提供了改進的短溝道控制。例如，硅鍺(Si_xGe_1-x)納米線溝道結構(其中x0.5)在相當大的Eg下提供了遷移率增大，這適用于很多利用更高電壓工作的常規產品。此外，硅鍺(Si_xGe_1-x)納米線溝道(其中x0.5)在更低的Eg下提供了增強的遷移率(例如，適于移動/手持式領域中的低壓產品)。

很多不同的技術已經在嘗試制造基于納米線的器件并設定其尺寸。不過，在這種半導體器件的Z調制領域中仍然需要顯著的改進。

發明內容

本發明的實施例包括具有調制的納米線數目的半導體器件和形成這種器件的方法。

在實施例中，半導體結構包括第一半導體器件，所述第一半導體器件具有設置于襯底上方并且在具有第一最高納米線的第一垂直平面中疊置的多條納米線。第二半導體器件具有設置于襯底上方并且在具有第二最高納米線的第二垂直平面中疊置的一條或多條納米線。第二半導體器件包括比第一半導體器件少一條或多條的納米線。第一和第二最高納米線設置于與第一和第二垂直平面正交的平面中。

在另一實施例中，半導體結構包括第一半導體器件，所述第一半導體器件具有設置于襯底上方并且在具有第一最高納米線的第一垂直平面中疊置的第一多條納米線。第二半導體器件具有設置于襯底上方并且在具有第二最高納米線的第二垂直平面中疊置的第二多條納米線。第二半導體器件包括比第一半導體器件少一條或多條的納米線。第三半導體器件具有設置于襯底上方并且在具有第三最高納米線的第三垂直平面中疊置的一條或多條納米線。第三半導體器件包括比第二半導體器件少一條或多條的納米線。在與第一、第二和第三垂直平面正交的同一平面中設置第一、第二和第三最高納米線。

在另一實施例中，一種制造納米線半導體結構的方法包括在襯底上方形成半導體層的疊置體。所述半導體層的疊置體包括多個有源層。由所述半導體層的疊置體的第一區域形成第一鰭。所述第一鰭包括所述有源層的兩個或更多個構圖部分。由所述半導體層的疊置體的第二區域形成第二鰭。所述第二鰭包括比所述第一鰭少一個或多個有源層的構圖部分。在所述第二鰭下方形成電介質層。分別由第一和第二鰭形成第一和第二半導體器件。

附圖說明

圖1A示出了根據本發明實施例，基于納米線的半導體器件的三維截面圖。

圖1B示出了根據本發明實施例，沿a-a'軸截取的圖1A的基于納米線的半導體器件的截面圖。

圖1B'示出了根據本發明另一實施例，沿a-a'軸截取的圖1A的另一基于納米線的半導體器件的截面圖。