[發明專利]半導體封裝及其制造方法

有效

• 申請號: 201710081917.2
• 申請日: 2017-02-15
• 公開（公告）號: CN108022871B
• 公開（公告）日: 2019-04-12
• 發明（設計）人: 施信益
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王允方

1.一種用于制造半導體裝置封裝的方法，所述方法包含：

提供一襯底，所述襯底包含相對的一第一表面及一第二表面；

形成延伸進入所述襯底的所述第一表面的金屬通孔結構，其包含：

于所述襯底的所述第一表面上形成一第一鈍化層；

形成貫通所述第一鈍化層并部分地延伸進入所述襯底的多個溝槽；以及

于所述多個溝槽中填入一導電材料；

于所述襯底上形成一重分布層(RDL)結構以電連接所述金屬通孔結構；

于所述重分布層結構上形成第一金屬柱；

執行一芯片貼合工藝，以于所述第一金屬柱上安置半導體芯片；

去除所述襯底，顯露出所述金屬通孔結構超出所述第一鈍化層的突出部分，以形成第二金屬柱，其包含：

對所述襯底執行一襯底薄化工藝，以去除所述襯底的一部分；以及

執行一濕式回蝕刻工藝，去除所述襯底的剩余部分，以顯露出所述第一鈍化層和各所述金屬通孔結構的所述突出部分；以及

于所述第二金屬柱上形成連接件。

2.根據權利要求1所述的方法，其進一步包含將各所述溝槽形成為不大于50微米的深度。

3.根據權利要求1所述的方法，其進一步包含將所述溝槽形成為大體相同的直徑。

4.根據權利要求1所述的方法，其進一步包含將所述溝槽形成為不同的直徑。

5.根據權利要求1所述的方法，其中于所述溝槽填入導電材料包含于所述溝槽填入銅、鉻、鎳、鋁、金、銀、鎢、鈦或氮化鈦。

6.根據權利要求1所述的方法，其中于所述溝槽填入導電材料包含于所述溝槽中形成一多層結構，所述多層結構包含一黏著層、一阻擋層、一晶種層、一濕潤層或其組合。

7.根據權利要求1所述的方法，其中于所述重分布層結構上形成第一金屬柱包含以下步驟：

于所述重分布層結構上形成一第二鈍化層；

于所述第二鈍化層中形成接墊開孔，以顯露出所述重分布層結構的凸塊接墊；以及

分別于所述凸塊接墊上形成所述第一金屬柱。

8.根據權利要求7所述的方法，其中形成所述第一鈍化層及所述第二鈍化層包含由氮化硅、氧化硅、氮氧化硅、聚酰亞胺或其組合形成。

9.根據權利要求1所述的方法，其中提供襯底包含提供硅襯底。

10.根據權利要求1所述的方法，其進一步包含：

形成一模塑料，以覆蓋所述半導體芯片及所述第一鈍化層；以及

拋光所述模塑料，以顯露出所述半導體芯片的無源面，且所述模塑料的表面與所述無源面共平面。

11.根據權利要求1所述的方法，其中所述第一金屬柱形成為微凸塊且所述第二金屬柱形成為凸塊下金屬(UBM)凸塊。

12.根據權利要求11所述的方法，其中形成所述第一金屬柱包含形成一凸塊下金屬結構及形成一蓋在所述凸塊下金屬結構上的導電凸塊。

13.根據權利要求12所述的方法，其中形成所述導電凸塊包含形成一焊錫凸塊或一金屬凸塊。

14.根據權利要求1所述的方法，其中形成所述連接件包含形成焊錫凸塊或控制崩塌芯片連接凸塊。