[發(fā)明專利]內(nèi)容地址存儲器及其處理方法

在審

• 申請?zhí)枺?/td>: 201710076687.0
• 申請日: 2017-02-13
• 公開（公告）號: CN106898376A
• 公開（公告）日: 2017-06-27
• 發(fā)明（設(shè)計）人: 王曉霞;張呈宇;魏進(jìn)武
• 申請（專利權(quán)）人: 中國聯(lián)合網(wǎng)絡(luò)通信集團(tuán)有限公司
• 主分類號: G11C15/04
• 分類號: G11C15/04
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司11205
• 代理人: 宋揚,劉芳

1.一種內(nèi)容地址存儲器，其特征在于，包括：第一P型晶體管、第二P型晶體管、第一憶阻器、第二憶阻器、第一非門、第二非門、電容、匹配線、寫入線、第一數(shù)據(jù)線和第二數(shù)據(jù)線；

所述第一P型晶體管與第一憶阻器串聯(lián)設(shè)置在所述匹配線與所述寫入線之間；

所述第一P型晶體管的控制端通過第一非門與所述第一數(shù)據(jù)線連接；

所述第二P型晶體管與第二憶阻器串聯(lián)設(shè)置在所述匹配線與所述寫入線之間；

所述第二P型晶體管的控制端通過第二非門與所述第二數(shù)據(jù)線連接；

所述電容的一端與所述匹配線連接，另一端與所述寫入線連接。

2.根據(jù)權(quán)利要求1所述的內(nèi)容地址存儲器，其特征在于，所述第一P型晶體管和所述第二P型晶體管均為PMOS晶體管；

所述第一P型晶體管的漏極與所述匹配線連接，源極與所述第一憶阻器連接，柵極與所述第一非門的輸出端連接；

所述第一非門的輸入端與所述第一數(shù)據(jù)線連接；

所述第一憶阻器的一端與所述第一P型晶體管的源極連接，另一端與所述寫入線連接；

所述第二P型晶體管的漏極與所述匹配線連接，源極與所述第二憶阻器連接，柵極與所述第二非門的輸出端連接；

所述第二非門的輸入端與所述第二數(shù)據(jù)線連接；

所述第二憶阻器的一端與所述第二P型晶體管的源極連接，另一端與所述寫入線連接。

3.根據(jù)權(quán)利要求1所述的內(nèi)容地址存儲器，其特征在于，還包括：電壓檢測電路，用于檢測所述電容上是否有電壓存在。

4.根據(jù)權(quán)利要求1-3任一項所述的內(nèi)容地址存儲器，其特征在于，還包括：第三P型晶體管、第四P型晶體管；

所述第三P型晶體管與所述第一P型晶體管和所述第一憶阻器串聯(lián)設(shè)置；

所述第四P型晶體管與所述第二P型晶體管和所述第二憶阻器串聯(lián)設(shè)置。

5.根據(jù)權(quán)利要求4所述的內(nèi)容地址存儲器，其特征在于，所述第三P型晶體管的漏極與所述第一P型晶體管的源極連接，源極與所述第一憶阻器連接，柵極與所述第一非門的輸出端連接；

所述第四P型晶體管的漏極與所述第二P型晶體管的源極連接，源極與所述第二憶阻器連接，柵極與所述第二非門的輸出端連接。

6.一種基于權(quán)利要求1-5任一項所述的內(nèi)容地址存儲器的處理方法，其特征在于，包括：

將所述匹配線置高電平，所述寫入線置低電平，對所述電容進(jìn)行充電；

經(jīng)過第一預(yù)設(shè)時間后，通過所述第一數(shù)據(jù)線和所述第二數(shù)據(jù)線進(jìn)行查詢操作；

其中，所述第一預(yù)設(shè)時間大于所述電容的充電時間。

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，通過所述第一數(shù)據(jù)線和所述第二數(shù)據(jù)線進(jìn)行查詢操作，包括：

將所述匹配線置為高阻狀態(tài)，將所述寫入線置低電平；

在所述第一數(shù)據(jù)線和所述第二數(shù)據(jù)線上輸入欲查詢的數(shù)據(jù)。

8.根據(jù)權(quán)利要求7所述的方法，其特征在于，在所述第一數(shù)據(jù)線和所述第二數(shù)據(jù)線上輸入欲查詢的數(shù)據(jù)之后，還包括：

經(jīng)過第二預(yù)設(shè)時間后，檢測所述電容上是否有電壓存在；

若所述電容上有電壓存在，則說明輸入的數(shù)據(jù)與憶阻器中存儲的數(shù)據(jù)不匹配；

若所述電容上沒有電壓，則說明輸入的數(shù)據(jù)與憶阻器中存儲的數(shù)據(jù)匹配；

其中，所述第二預(yù)設(shè)時間大于所述電容的放電時間。

9.根據(jù)權(quán)利要求6-8任一項所述的方法，其特征在于，還包括：

將所述第一數(shù)據(jù)線和/或所述第二數(shù)據(jù)線置高電平；

通過所述匹配線和所述寫入線進(jìn)行寫操作。

10.根據(jù)權(quán)利要求9所述的方法，其特征在于，通過所述匹配線和所述寫入線進(jìn)行寫操作，包括：

將所述匹配線置高電平，所述寫入線置低電平，以向第一憶阻器和/或所述第二憶阻器寫入1；

將所述匹配線置低電平，所述寫入線置高電平，以向第一憶阻器和/或所述第二憶阻器寫入0。