[發(fā)明專利]一種電壓互感器并列裝置及其自動并列控制邏輯在審
| 申請?zhí)枺?/td> | 201710075134.3 | 申請日： | 2017-02-13 |
| 公開（公告）號： | CN106602522A | 公開（公告）日： | 2017-04-26 |
| 發(fā)明（設計）人： | 張?zhí)禊i;翟亞芳;范秋鳳;吳戰(zhàn)偉;王勇強;吳朝霞;魯西坤 | 申請（專利權(quán)）人： | 安陽工學院 |
| 主分類號： | H02H7/22 | 分類號： | H02H7/22;H02J13/00 |
| 代理公司： | 安陽市智浩專利代理事務所41116 | 代理人： | 張智和 |
| 地址： | 455000 河南*** | 國省代碼： | 河南;41 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 電壓互感器 并列 裝置 及其 自動 控制 邏輯 | ||
1.一種電壓互感器并列裝置及其自動并列控制邏輯，其特征在于：采用插件式結(jié)構(gòu)，包括交流插件、CPU插件、信號插件和人機對話插件，所述交流插件包括交流信號輸入采樣電路、信號調(diào)理電路和A/D轉(zhuǎn)換電路，所述CPU插件包括電源電路、ARM處理器、網(wǎng)絡通信電路和模擬量輸出電路，所述信號插件包括開關量輸入電路和開關量輸出電路，所述人機對話插件包括液晶顯示電路、信號燈指示電路和鍵盤電路，所述交流插件、所述信號插件、所述人機對話插件與所述CPU插件通過總線板相連。
2.根據(jù)權(quán)利要求1所述的一種電壓互感器并列裝置及其自動并列控制邏輯，其特征在于：所述交流插件包括10個交流信號輸入采樣電路，所述10個交流信號輸入采樣電路包括Ⅰ母線A相電壓U_A1采樣電路、Ⅰ母線B相電壓U_B1采樣電路、Ⅰ母線C相電壓U_C1采樣電路、Ⅰ母線零序電壓U_L1采樣電路、Ⅰ母線抽取電壓U_X1采樣電路、Ⅱ母線A相電壓U_A2采樣電路、Ⅱ母線B相電壓U_B2采樣電路、Ⅱ母線C相電壓U_C2采樣電路、Ⅱ母線零序電壓U_L2采樣電路、Ⅱ母線抽取電壓U_X2采樣電路。
3.根據(jù)權(quán)利要求1所述的一種電壓互感器并列裝置及其自動并列控制邏輯，其特征在于：所述交流插件中的信號調(diào)理電路包括第一集成運放A1、第二集成運放A2、第一二極管D1、第二二極管D2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第一電容C1、第二電容C2，所述第一二極管D1的負極與所述交流信號采樣電路的輸出端、所述第二二極管D2的正極、所述第一集成運放A1的反相輸入端相連，所述第一二極管D1的正極與所述第二二極管D2的負極、所述第一集成運放A1的同相輸入端相連共同接地，所述第一電阻R1的一端與所述第一集成運放A1的反相輸入端相連，所述第一電阻R1另一端與所述第一集成運放A1的輸出端相連，所述第一電容C1的一端與所述第一集成運放A1的輸出端相連，所述第一電容C1的另一端接地，所述第二電阻R2的一端與所述第一集成運放A1的輸出端相連，所述第二電阻R2的另一端與所述第二集成運放A2的反相輸入端相連，所述第三電阻R3的一端與所述第二集成運放A2的同相輸入端相連，所述第三電阻R3的另一端接地，所述第四電阻R4的一端與所述第二集成運放A2的反相輸入端相連，所述第四電阻R4另一端與所述第二集成運放A2的輸出端相連，所述第五電阻R5的一端與所述第二集成運放A2的輸出端相連，所述第五電阻R5的另一端與所述第二電容C2的一端連接后共同與所述A/D轉(zhuǎn)換電路的輸入端相連，所述第二電容C2的另一端接地。
4.根據(jù)權(quán)利要求1所述的一種電壓互感器并列裝置及其自動并列控制邏輯，其特征在于：所述自動并列控制邏輯，包含的判斷條件如下：
（1）所述電壓互感器并列裝置中的外部母聯(lián)斷路器QF處于合位；
（2）所述電壓互感器并列裝置中的Ⅰ母線隔離開關QS11和Ⅱ母線隔離開關QS12同時處于合位；
（3）所述電壓互感器并列裝置中的Ⅰ母線電壓互感器隔離開關QS12處于合位，或者Ⅱ母線電壓互感器隔離開關QS22處于合位；
（4）所述電壓互感器并列裝置中Ⅰ母線二次回路與Ⅱ母線二次回路的同相電壓差U_A12、U_B12和U_C12均小于二次回路同相電壓差的整定值U_SET。
5.根據(jù)權(quán)利要求1所述的一種電壓互感器并列裝置及其自動并列控制邏輯，其特征在于：所述CPU插件中的ARM處理器的芯片型號為MB9BF618S。
6.根據(jù)權(quán)利要求1所述的一種電壓互感器并列裝置及其自動并列控制邏輯，其特征在于：所述CPU插件中的網(wǎng)絡通信電路包括2路RS485總線接口和2路RJ45以太網(wǎng)接口，其中RS485總線接口采用的芯片型號為SN65LBC184D，以太網(wǎng)接口采用的芯片型號為DP83849ID。
7.根據(jù)權(quán)利要求4所述的一種電壓互感器并列裝置及其自動并列控制邏輯，其特征在于：所述自動并列控制邏輯，當滿足權(quán)利要求4中的判斷條件時，將其對應的邏輯狀態(tài)設置為邏輯1，當不滿足上述條件時，將其對應的邏輯狀態(tài)設置為邏輯0，當權(quán)利要求4中的判斷條件的邏輯狀態(tài)全部為邏輯1時，所述電壓互感器并列裝置經(jīng)過一定的延時時間T_SET后輸出電壓互感器自動并列控制信號。
8.根據(jù)權(quán)利要求4所述的一種電壓互感器并列裝置及其自動并列控制邏輯，其特征在于：所述Ⅰ母線二次回路與Ⅱ母線二次回路同相電壓差整定值U_SET的整定范圍為0V～50V，延時時間T_SET的整定范圍為0.1s ~100s，步長0.01s。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于安陽工學院，未經(jīng)安陽工學院許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710075134.3/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
