[發明專利]一種減少SM3密碼雜湊算法中運算量的方法及裝置

在審

• 申請號: 201710073997.7
• 申請日: 2017-02-10
• 公開（公告）號: CN106850189A
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 徐明;熊曉明
• 申請（專利權）人: 廣東工業大學
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 張春水,唐京橋

技術領域

本發明涉及物聯網智能家居安全芯片應用領域，尤其涉及一種減少SM3密碼雜湊算法中運算量的方法及裝置。

背景技術

智能家居正處在一種爆發式增長的前期，物聯網產品是當今社會最主流的產品之一，已經與人類世界生活息息相關。物聯網產品安全也是我們現在需要考慮的最重要的因素之一。保護物聯網安全的核心技術-密碼技術也越發凸顯其重要性。從古至今密碼技術一直都在廣泛的被使用，隨著計算機和網絡通信技術的快速發展，越來越多的信息需要受到嚴格的保密，密碼學也逐漸的走進了公眾的日常生活。二十世紀七十年代末，雜湊函數被引入密碼學，它在數據完整性、構造數字簽名和認證方案等方面不可或缺。

SM3密碼雜湊算法是我國國家密碼局2010年公布的用于商業的密碼雜湊標準。該密碼算法通過消息填充、擴展、迭代壓縮和雜湊值幾個部分，其中迭代壓縮是密碼雜湊算法中最為核心的部分。以下是密碼算法迭代壓縮的部分過程：

SS1_j←((A_j-1＜＜＜12)+E_j-1+(T_j＜＜＜j))＜＜＜7

TT1_j←FF_j(A_j-1，B_j-1，C_j-1)+D_j-1+SS2_j+W₀

TT2_j←GG_j(E_j-1，F_j-1G_j-1)+H_j-1+SS1_j+W_j

D_j←C_j-1

C_j←B_j-1＜＜＜9

B_j←A_j-1

A_j←TT1_j

H_j←G_j-1

G_j←F_j-1＜＜＜19

F_j←E_j-1

E_j←P₀(TT2_j)

FF_j(A_j-1，B_j-1，C_j-1)和GG_j(E_j-1，F_j-1，G_j-1)均為布爾函數，其函數表達式分別為：

P₀(X)和P₁(X)置換函數

上式中的X為字。

W_j和W′_j為消息拓展字

其中，＜＜＜12、＜＜＜j、＜＜＜7、＜＜＜15、＜＜＜9、＜＜＜19分別為循環左移12、j、7、15、9、19比特運算，為32比特異或運算，∧為32比特與運算，∨為32比特或運算，為32比特非運算。

作為算法的核心部分，密碼算法迭代壓縮的部分的運算效率在算法中顯得尤為重要。如圖1所示電路為現有國密算法電路圖，每計算一次A和E的迭代過程，都需要使用5次串行加法運算。每對V進行一次迭代運算，都需要對ABCDEFGH這8個變量字進行64次迭代運算，所以產生的總延時是非常大的，也嚴重影響密碼算法的運算速度。

發明內容

本發明實施例提供了一種減少SM3密碼雜湊算法中運算量的方法及裝置，利用并行加法運算替代較多的串行加法運算，減少串行加法運算數量，從而減少運算延時，提高SM3密碼雜湊算法運算速度。

本發明實施例提供了一種減少SM3密碼雜湊算法中運算量的方法，包括：

S1，根據預置的消息分組B⁽ⁱ⁾、第一公式和第二公式確定32比特長度的消息擴展字W₀-W₆₇，W′₀-W′₆₃，所述第一公式為所述第二公式為其中i為第一迭代次數，為置換函數；