[發明專利]半導體裝置封裝以及半導體封裝及其制造方法

有效

• 申請號: 201710073870.5
• 申請日: 2017-02-10
• 公開（公告）號: CN107068669B
• 公開（公告）日: 2019-08-16
• 發明（設計）人: 許峰誠;陳碩懋;洪瑞斌;鄭心圃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/31;H01L23/488;H01L21/50;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

1.一種半導體裝置封裝，其包括：

第一裸片；

第二裸片；

模塑料，其沿所述第一裸片及所述第二裸片的側壁延伸；及

重布層RDL，其橫向延伸通過所述第一裸片及所述第二裸片的邊緣，其中所述RDL包括電連接到所述第一裸片及所述第二裸片的輸入/輸出I/O接點，其中所述RDL進一步包括將至少所述第一裸片電連接到所述I/O接點的一導線層，其中所述I/O接點的一部份暴露于所述裝置封裝的側壁處，且所述導線層與所述I/O接點的一界面延伸至所述裝置封裝的所述側壁處。

2.根據權利要求1所述的半導體裝置封裝，其中所述第一裸片是不含任何晶體管或二極管的集成式無源裝置裸片。

3.根據權利要求1所述的半導體裝置封裝，其中所述第二裸片包括晶體管、二極管或其組合。

4.根據權利要求1所述的半導體裝置封裝，其中所述I/O接點延伸到與所述RDL相對的所述模塑料的表面。

5.根據權利要求1所述的半導體裝置封裝，其中所述第二裸片相鄰于所述第一裸片。

6.根據權利要求1所述的半導體裝置封裝，其中所述第二裸片放置于與所述第一裸片相對的所述RDL的側上。

7.根據權利要求1所述的半導體裝置封裝，其中由所述模塑料囊封的所有裸片不含任何有源區域。

8.一種半導體封裝，其包括：

襯底；

焊接區域，其位于所述襯底上方；及

第一裝置封裝，其通過所述焊接區域來接合到所述襯底，其中所述第一裝置封裝包括：

多個無源裝置裸片；

第一模塑料，其囊封所述多個無源裝置裸片中的至少一者，其中由所述第一模塑料囊封的所有裸片不含任何有源區域；及

第一重布層RDL，其橫向延伸通過所述多個無源裝置裸片的邊緣，其中所述第一RDL將所述多個無源裝置裸片電連接到所述襯底。

9.根據權利要求8所述的半導體封裝，其中所述第一RDL包括暴露于所述第一裝置封裝的側壁處的第一輸入/輸出I/O接點，且其中所述焊接區域接觸所述第一裝置封裝的所述側壁處的所述第一I/O接點。

10.根據權利要求9所述的半導體封裝，其中所述第一I/O接點包括大體上與所述第一RDL相對的所述第一模塑料的第二表面齊平的第一表面。

11.根據權利要求10所述的半導體封裝，其中所述焊接區域進一步接觸所述第一I/O接點的所述第一表面。

12.根據權利要求10所述的半導體封裝，其進一步包括位于所述第一裝置封裝上方且接合到所述襯底的第二裝置封裝，其中所述第二裝置封裝包括：

多個額外裝置裸片；

第二模塑料，其囊封所述多個額外裝置裸片中的至少一者；及

第二RDL，其電連接到且橫向延伸通過所述多個額外裝置裸片的邊緣，其中所述第二RDL包括暴露于所述第二裝置封裝的側壁處的第二I/O接點，且其中垂直于所述第一I/O接點的所述第一表面的線與所述第二I/O接點相交。

13.根據權利要求12所述的半導體封裝，其中所述第一I/O接點接觸所述第二I/O接點。

14.根據權利要求8所述的半導體封裝，其中所述多個無源裝置裸片的第一者放置于與所述多個無源裝置裸片的第二者相對的所述第一RDL的側上。

15.根據權利要求8所述的半導體封裝，其進一步包括：

第三RDL，其放置于與所述第一RDL相對的所述第一模塑料的側上；及

導電通路，其延伸穿過所述第一模塑料且將所述第三RDL電連接到所述第一RDL。