[發(fā)明專利]用于處理SHA-2安全散列算法的方法和設(shè)備有效
| 申請?zhí)枺?/td> | 201710073658.9 | 申請日： | 2012-03-30 |
| 公開（公告）號： | CN106878021B | 公開（公告）日： | 2020-04-10 |
| 發(fā)明（設(shè)計(jì)）人： | K·S·雅普;G·M·沃爾里齊;J·D·吉爾福德;V·戈帕爾;E·奧茲圖科;S·M·格爾雷;W·K·費(fèi)格哈利;M·G·迪克森 | 申請（專利權(quán)）人： | 英特爾公司 |
| 主分類號： | H04L9/32 | 分類號： | H04L9/32;H04L9/06 |
| 代理公司： | 上海專利商標(biāo)事務(wù)所有限公司 31100 | 代理人： | 張欣 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 處理 sha 安全 算法 方法 設(shè)備 | ||
1.一種處理器，包括：
多個64位通用寄存器；
多個128位單指令多數(shù)據(jù)(SIMD)寄存器；
數(shù)據(jù)高速緩存；
指令高速緩存；
二級(L2)高速緩存，其耦合到所述數(shù)據(jù)高速緩存并耦合到所述指令高速緩存；
分支預(yù)測單元；
指令轉(zhuǎn)換后備緩沖器(TLB)，其耦合到所述指令高速緩存；
指令獲取單元；
解碼單元，其耦合到所述指令獲取單元，所述解碼單元用于解碼指令，所述指令包括安全散列算法(SHA)256調(diào)度指令，所述SHA256調(diào)度指令具有第一字段以指定所述128位SIMD寄存器中的第一128位SIMD源寄存器，所述第一128位SIMD源寄存器用于存儲第一操作數(shù)，所述第一操作數(shù)包括在位[31:0]中的第一32位數(shù)據(jù)元素，在位[63:32]中的第二32位數(shù)據(jù)元素，在位[95:64]中的第三32位數(shù)據(jù)元素，在位[127:96]中的第四32位數(shù)據(jù)元素，所述SHA256調(diào)度指令具有第二字段以指定所述128位SIMD寄存器中的第二128位SIMD源寄存器，所述第二操作數(shù)包括在位[31:0]中的第五32位數(shù)據(jù)元素，在位[63:32]中的第六32位數(shù)據(jù)元素，在位[95:64]中的第七32位數(shù)據(jù)元素，在位[127:96]中的第八32位數(shù)據(jù)元素；以及
執(zhí)行單元，其耦合到所述解碼單元，并耦合到所述128位SIMD寄存器，所述執(zhí)行單元用于執(zhí)行所述SHA256調(diào)度指令并產(chǎn)生結(jié)果，所述結(jié)果將包括：
在位[31:0]中的第一32位結(jié)果數(shù)據(jù)元素，其等于以下項(xiàng)的總和：a)所述第一操作數(shù)的第一32位數(shù)據(jù)元素，和b)一個值，其等于所述第二32位數(shù)據(jù)元素循環(huán)右移7位，并和循環(huán)右移18位的所述第二32位數(shù)據(jù)元素相異或，并和向右移位3位的所述第二32位數(shù)據(jù)元素相異或；
在位[63:32]中的第二32位結(jié)果數(shù)據(jù)元素，其等于以下項(xiàng)的總和：a)所述第一操作數(shù)的第二32位數(shù)據(jù)元素，和b)一個值，其等于所述第三32位數(shù)據(jù)元素循環(huán)右移7位，并和循環(huán)右移18位的所述第三32位數(shù)據(jù)元素相異或，并和向右移位3位的所述第三32位數(shù)據(jù)元素相異或；
在位[95:64]中的第三32位結(jié)果數(shù)據(jù)元素，其等于以下項(xiàng)的總和：a)所述第一操作數(shù)的第三32位數(shù)據(jù)元素，和b)一個值，其等于所述第四32位數(shù)據(jù)元素循環(huán)右移7位，并和循環(huán)右移18位的所述第四32位數(shù)據(jù)元素相異或，并和向右移位3位的所述第四32位數(shù)據(jù)元素相異或；
在位[127:96]中的第四32位結(jié)果數(shù)據(jù)元素，其等于以下項(xiàng)的總和：a)所述第一操作數(shù)的第四32位數(shù)據(jù)元素，和b)一個值，其等于所述第五32位數(shù)據(jù)元素循環(huán)右移7位，并和循環(huán)右移18位的所述第五32位數(shù)據(jù)元素相異或，并和向右移位3位的所述第五32位數(shù)據(jù)元素相異或。
2.如權(quán)利要求1所述的處理器，其特征在于，所述解碼單元用于解碼第二SHA256調(diào)度指令，該第二SHA256調(diào)度指令用于執(zhí)行SHA256調(diào)度的另一部分。
3.如權(quán)利要求1所述的處理器，其特征在于，所述第一和第二128位SIMD源寄存器中的一個還用作目的地以存儲所述結(jié)果。
4.如權(quán)利要求1所述的處理器，其特征在于，所述處理器是精簡指令集計(jì)算(RISC)處理器。
5.如權(quán)利要求1所述的處理器，還包括重排序緩沖器。
6.如權(quán)利要求1所述的處理器，還包括寄存器重命名邏輯。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710073658.9/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
