[發明專利]一種硬件地址編址電路及其制作、使用方法

有效

• 申請號: 201710067375.3
• 申請日: 2017-02-06
• 公開（公告）號: CN106844266B
• 公開（公告）日: 2020-01-14
• 發明（設計）人: 蔣政;李繁;顏然;黃賽
• 申請（專利權）人: 京信通信系統(中國)有限公司;京信通信系統(廣州)有限公司;京信通信技術(廣州)有限公司;天津京信通信系統有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 11291 北京同達信恒知識產權代理有限公司
• 代理人: 黃志華

1.一種硬件地址編址電路，其特征在于，包括：

位于硬件上的控制端口和N個地址端口；N大于等于1；

所述控制端口分別與所述N個地址端口中的每個地址端口電連接；

所述N個地址端口中的每個地址端口的外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個地址端口的外接電路由所述硬件地址編址電路所要表示的硬件地址決定；

其中，所述接地電路、所述浮空電路和所述接電源電路分別指示三個不同的地址信息；所述硬件地址由包括一個或多個所述三個不同的地址信息；

其中，當地址端口的外接電路為接地電路時，該地址端口所表示的地址信息為0；當地址端口的外接電路為浮空電路時，該地址端口表示的地址信息為z；當地址端口的外接電路為接電源電路時，該地址端口所表示的地址信息為1。

2.如權利要求1所述的電路，其特征在于，所述控制端口分別通過N個分壓電阻與所述N個地址端口電連接。

3.一種設備，其特征在于，包含處理器和如權利要求1或2所述的硬件地址編址電路；

所述處理器與所述硬件地址編址電路電連接；

所述處理器，用于向所述硬件地址編址電路的控制端口發送切換指令；

所述控制端口，用于根據所述切換指令，依設定規則發送控制信號，以更新所述硬件地址編址電路的N個地址端口的輸入信號；

所述處理器，還用于讀取所述N個地址端口的輸入信號，并根據所述輸入信號確定所述硬件地址編址電路的硬件地址。

4.如權利要求3所述的設備，其特征在于，所述設定規則為依次發送高電平信號和低電平信號；

所述處理器，具體用于分別讀取所述控制端口發送高電平信號時所述N個地址端口的第一輸入信號；及，讀取所述控制端口發送低電平信號時所述N個地址端口的第二輸入信號。

5.如權利要求4所述的設備，其特征在于，所述處理器，具體用于：

針對每一個地址端口，根據該端口的第一輸入信號和該端口的第二輸入信號獲取該端口的地址信息；

根據所述N個地址端口的地址信息確定所述硬件地址編址電路所表示的硬件地址；

其中，所述處理器在根據該端口的第一輸入信號和該端口的第二輸入信號獲取該端口的地址信息時，具體用于：

當地址端口的第一輸入信號和第二輸入信號都為低電平時，則該地址端口的地址信息為接地電路表示的地址信息；當地址端口的第一輸入信號和第二輸入信號不同時，則該地址端口的地址信息為所述浮空電路表示的地址信息；當地址端口的第一輸入信號和第二輸入信號都為高電平時，則該地址端口的地址信息為所述接電源電路表示的地址信息。

6.一種制作硬件地址編址電路的方法，其特征在于，包括：

將位于硬件上的控制端口分別與位于所述硬件上的N個地址端口中的每個地址端口電連接，N大于等于1；

制作每個地址端口的外接電路，所述外接電路為以下至少一種：接地電路、浮空電路和接電源電路；其中，每個地址接口的外接電路由所述硬件地址編址電路所要表示的硬件地址決定；

將所述N個地址端口中的每個地址端口與對應的外接電路電連接；

其中，所述接地電路、所述浮空電路和所述接電源電路分別指示三個不同的地址信息；所述硬件地址由包括一個或多個所述三個不同的地址信息；

其中，當地址端口的外接電路為接地電路時，該地址端口所表示的地址信息為0；當地址端口的外接電路為浮空電路時，該地址端口表示的地址信息為z；當地址端口的外接電路為接電源電路時，該地址端口所表示的地址信息為1。

7.如權利要求6所述的方法，其特征在于，將位于硬件上的控制端口分別與位于所述硬件上的N個地址端口中的每個地址端口電連接，包括：

將所述控制端口分別通過分壓電阻與所述N個地址端口中的每個地址端口電連接。