[發明專利]在存在干擾時用于改進數據解碼和跟蹤的系統和方法

有效

• 申請號: 201710066101.2
• 申請日: 2017-02-06
• 公開（公告）號: CN107340527B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: G.倫南
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G01S19/21
• 分類號: G01S19/21;G01S19/29;G01S19/30
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新宇

1.一種在存在干擾時用于改進數據解碼和跟蹤的設備，其包括：

干擾減輕處理器，其包括輸入端、輸出端，并且被配置為在m毫秒內對接收到的n毫秒相關因子求和，并分析所述n毫秒相關因子以減少干擾，

其中，所述干擾減輕處理器包括：

快速傅里葉變換(FFT)處理器，被配置為接收n毫秒相關因子并執行FFT；以及

干擾檢測和置零處理器，被配置為從FFT處理器接收n毫秒相關因子，所述干擾檢測和置零處理器包括：

峰值功率檢測器，被配置為通過確定n毫秒相關因子中的功率峰值并將與所確定的功率峰值對應的頻率識別為干擾來檢測n毫秒相關因子中的干擾；和

置零處理器，被配置為對被識別為干擾的頻率置零。

2.如權利要求1所述的設備，其中所述干擾減輕處理器還包括：

濾波器，其包括輸入端和輸出端，所述輸入端被配置為接收所述n毫秒相關因子；

延遲模塊，其包括輸入端和輸出端，所述輸入端連接到所述濾波器的所述輸出端；以及

抽取器，其包括輸入端和輸出端，所述輸入端連接到所述延遲模塊的所述輸出端；并且被配置為通過選擇所述延遲模塊的每m個輸出之一來在m毫秒內生成相關因子。

3.如權利要求1所述的設備，其中所述干擾減輕處理器還包括：

濾波器，其包括輸入端和輸出端，所述輸入端被配置為接收所述n毫秒相關因子；

延遲模塊，其包括輸入端和輸出端，所述輸入端連接到所述濾波器的所述輸出端；以及

相關因子求和模塊，其包括輸入端和輸出端，所述輸入端連接到所述延遲模塊的所述輸出端；并且被配置為通過對所述延遲模塊的輸出進行求和來在m毫秒內生成相關因子。

4.如權利要求3所述的設備，其中所述相關因子求和模塊被配置為使用對噪聲進行優化的積分轉儲(ID)方法來對延遲的且經濾波的相關因子進行求和。

5.如權利要求1所述的設備，其中，

FFT處理器包括輸入端和輸出端，所述輸入端被配置為接收所述n毫秒相關因子，

干擾檢測和置零處理器包括輸入端和輸出端，所述輸入端連接到所述FFT處理器的所述輸出端，

其中，所述干擾減輕處理器還包括：

逆FFT(IFFT)處理器，其包括輸入端和輸出端，所述輸入端連接到所述干擾檢測和置零處理器的所述輸出端；以及

相關因子求和模塊，其包括輸入端和輸出端，所述輸入端連接到IFFT處理器的所述輸出端。

6.如權利要求5所述的設備，其中所述干擾檢測和置零處理器還包括：

噪聲計算處理器，其包括輸入端和輸出端，所述輸入端連接到所述FFT處理器的所述輸出端，并且

峰值功率檢測器包括輸入端和輸出端，所述輸入端連接到所述噪聲計算處理器的所述輸出端，以及

置零處理器包括輸入端和輸出端，所述輸入端連接到所述峰值功率檢測器的所述輸出端，而所述輸出端連接到所述IFFT處理器的所述輸入端。

7.如權利要求1所述的設備，其中所述干擾減輕處理器還包括：

采樣模塊，其包括第一輸入端，所述第一輸入端被配置為接收所述n毫秒相關因子；第二輸入端，所述第二輸入端被配置為接收采樣時間；以及輸出端；以及

相關因子求和模塊，其包括輸入端和輸出端，所述輸入端連接到所述置零處理器的所述輸出端；并且被配置為在m毫秒內生成相關因子，

其中，置零處理器包括輸入端和輸出端，所述輸入端連接到所述采樣模塊的所述輸出端。