[發明專利]非依電性存儲器裝置及其操作方法

有效

• 申請號: 201710064030.2
• 申請日: 2017-02-04
• 公開（公告）號: CN107039073B
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 王政治
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/22;G11C16/26
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王濤

本發明提供一種非依電性存儲器裝置及其操作方法，該裝置包括邏輯存儲器電路、非依電性存儲元件、寫電路以及讀電路。寫電路的輸入端與讀電路的輸出端耦接至邏輯存儲器電路的輸出端。寫電路的第一輸出端與讀電路的第一輸入端耦接至非依電性存儲元件的第一端。寫電路的第二輸出端與讀電路的第二輸入端耦接至非依電性存儲元件的第二端。在寫期間，寫電路將邏輯存儲器電路的已存儲數據寫入非依電性存儲元件。在讀期間，讀電路經由邏輯存儲器電路的輸出端將非依電性存儲元件的數據回存至邏輯存儲器電路。

技術領域

本發明是有關于一種存儲器，且特別是有關于一種非依電性存儲器裝置及其操作方法。

背景技術

閂鎖器(latch)、正反器(flip-flop)、靜態隨機存取存儲器(static randomaccess memory,SRAM)等具有存儲數據功能的傳統邏輯存儲器電路進入待機模式時，為了保存數據持續存在，系統必須要一直提供電源給傳統邏輯存儲器電路。此時，傳統邏輯存儲器電路的功耗十分可觀。若單純地以傳統非依電性存儲器來取代所述邏輯存儲器電路，雖然在待機模式可完全切斷傳統非依電性存儲器的電源而達到零功耗的目的，但是傳統非依電性存儲器無法達到所述邏輯存儲器電路的操作速度。因此若可結合所述邏輯存儲器電路與非依電性存儲器的優點，便可保持原先操作速度的特色，并且在待機模式中切斷電源來解決功耗問題。

發明內容

本發明提供一種非依電性存儲器裝置及其操作方法，以特定的架構結合邏輯存儲器電路與非依電性存儲元件的特性。在正常操作期間此非依電性存儲器裝置具有邏輯存儲器電路的存取特性，而在斷電期間邏輯存儲器電路的已存儲數據可以備份至非依電性存儲元件。

本發明的實施例提供一種非依電性存儲器裝置。非依電性存儲器裝置包括邏輯存儲器電路、非依電性存儲元件、寫電路以及讀電路。寫電路的輸入端耦接至邏輯存儲器電路的輸出端，以接收邏輯存儲器電路的已存儲數據。寫電路的第一輸出端耦接至非依電性存儲元件的第一端。寫電路的第二輸出端耦接至非依電性存儲元件的第二端。在寫期間，寫電路將邏輯存儲器電路的已存儲數據寫入非依電性存儲元件。讀電路的第一輸入端耦接至非依電性存儲元件的第一端。讀電路的第二輸入端耦接至非依電性存儲元件的第二端。讀電路的輸出端耦接至邏輯存儲器電路的輸出端。在讀期間讀電路經由邏輯存儲器電路的輸出端將非依電性存儲元件的數據回存至邏輯存儲器電路。

在本發明的一實施例中，上述的邏輯存儲器電路包括與非門、第一傳輸門、第一非門以及第二傳輸門。與非門的第一輸入端耦接至重置信號。第一傳輸門的第一端耦接至與非門的輸出端。第一傳輸門的第二端耦接至邏輯存儲器電路的輸出端。第一傳輸門的P通道柵極受控于第一讀信號。第一傳輸門的N通道柵極受控于第二讀信號，其中第二讀信號為第一讀信號的反相信號。在正常操作期間與寫期間，第一傳輸門為導通。在讀期間，第一傳輸門為截止。第一非門的輸入端耦接至第一傳輸門的第二端。第二傳輸門的第一端耦接至第一非門的輸出端。第二傳輸門的第二端耦接至與非門的第二輸入端。第二傳輸門的P通道柵極受控于第一柵控信號。第二傳輸門的N通道柵極受控于第二柵控信號，其中第二柵控信號為第一柵控信號的反相信號。

在本發明的一實施例中，上述的邏輯存儲器電路還包括第三傳輸門。第三傳輸門的第一端作為邏輯存儲器電路的輸入端。第三傳輸門的第二端耦接至與非門的第二輸入端。第三傳輸門的P通道柵極受控于第二柵控信號。第三傳輸門的N通道柵極受控于第一柵控信號。

在本發明的一實施例中，上述的非依電性存儲器裝置還包括第二非門、第二與非門以及第三非門。第二非門的輸入端接收第一讀信號。第二非門的輸出端提供第二讀信號。第二與非門的第一輸入端接收原始柵控信號。第二與非門的第二輸入端耦接至第二非門的輸出端。第二與非門的輸出端提供第二柵控信號。第三非門的輸入端耦接至第二與非門的輸出端，以接收第二柵控信號。第三非門的輸出端提供第一柵控信號。