[發(fā)明專利]用于測試半導體組件之系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201710062839.1
• 申請日: 2017-01-26
• 公開（公告）號: CN108241117B
• 公開（公告）日: 2021-02-05
• 發(fā)明（設計）人: 孫俊宏
• 申請（專利權）人: 臺灣福雷電子股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/317
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

本揭露提供一種用于測試半導體組件之系統(tǒng)，其包含一數(shù)據(jù)產生裝置、一數(shù)據(jù)測試裝置、及一數(shù)據(jù)處理裝置。數(shù)據(jù)處理裝置經組態(tài)以傳送一第一命令至數(shù)據(jù)測試裝置并在傳送第一命令后傳送一第一響應至數(shù)據(jù)產生裝置。在接收第一響應之后，數(shù)據(jù)產生裝置傳送一第一數(shù)據(jù)至數(shù)據(jù)處理裝置。

技術領域

本揭露系關于一種用于測試半導體組件之系統(tǒng)及一種用于測試半導體組件之方法。

背景技術

一般而言，芯片(例如集成電路芯片)在制作完成后會進行電性測試，判定芯片是否為電性正常的良品，以確保芯片在出貨時的質量。在半導體測試領域中，測試時間是自動測試中重要且影響產能的關鍵因素。一般而言，產能以每小時所能完成的單位數(shù)量(unitper hour)作為衡量標準。測試時間受到三種因素影響：測試方法的設計、測試程序的優(yōu)化程度、以及測試系統(tǒng)的效能。而測試系統(tǒng)的效能主要取決于：硬件的執(zhí)行速度、軟件的執(zhí)行效率、以及軟硬件間溝通時間的長短。

在傳統(tǒng)的芯片測試流程中，每當硬件測試端執(zhí)行完一筆測試后，必須等待測試機計算機內的應用程序編程接口(Application Programming Interface，API)產生下一筆測試命令，并將測試命令寫入機臺控制單元的內存后，硬件測試端才能經由機臺控制單元獲得下一筆測試命令。因此，在進行大量的測試時，硬件測試端等待下一筆測試命令的時間將導致測試效率降低。

為了減少軟硬件間溝通時間的耗費，現(xiàn)有開發(fā)一種嵌入式系統(tǒng)測試方式，其在嵌入式系統(tǒng)測試流程中，所有測試程序代碼皆預先燒入至硬件測試端的硬盤內，故每當硬件測試端執(zhí)行完一筆測試命令后，可立即從硬件測試端的內存中擷取下一筆測試命令。

然而，嵌入式系統(tǒng)雖能減少指令傳輸時間，卻也帶來其他的問題。隨著越來越多功能嵌入至硬件中執(zhí)行，造成測試流程的修改彈性變小。因為所有程序代碼皆預先燒入至硬件測試端的硬盤內，當程序代碼存在異常，或測試結果產生異常時，無法直接中斷測試并對測試程序代碼進行除錯，造成了研發(fā)人員修正及調整測試程序代碼的不便，因此嵌入式系統(tǒng)測試方式未被大量運用。故，亟需一種半導體測試系統(tǒng)及方法，可以改善傳統(tǒng)芯片測試流程的效率，亦能有效率地排除測試程序之異常。

發(fā)明內容

本揭露之一實施例提供一種用于測試半導體組件之系統(tǒng)，其包含一數(shù)據(jù)產生裝置、一數(shù)據(jù)測試裝置、及一數(shù)據(jù)處理裝置。數(shù)據(jù)處理裝置經組態(tài)以傳送一第一命令至數(shù)據(jù)測試裝置并在傳送第一命令后傳送一第一響應至數(shù)據(jù)產生裝置。在接收第一響應之后，數(shù)據(jù)產生裝置傳送一第一數(shù)據(jù)至該數(shù)據(jù)處理裝置。

本揭露之另一實施例提供一種用于測試半導體組件之方法，其包含提供一數(shù)據(jù)產生裝置，提供一數(shù)據(jù)處理裝置，及提供一數(shù)據(jù)測試裝置。該方法進一步包含：由該數(shù)據(jù)處理裝置在一第一時間傳送一第一命令至該數(shù)據(jù)測試裝置，使該數(shù)據(jù)測試裝置根據(jù)該第一命令進行測試；及在該第一命令傳送至該數(shù)據(jù)測試裝置后，由該數(shù)據(jù)處理裝置傳送一第一響應至該數(shù)據(jù)產生裝置。其中該數(shù)據(jù)產生裝置根據(jù)所接收之該第一響應傳送一第一數(shù)據(jù)至該數(shù)據(jù)處理裝置。

本揭露所描述的半導體測試系統(tǒng)及半導體測試方法可以提升半導體測試的效率，減少半導體測試系統(tǒng)中內存的使用量，并增加測試程序異常之排除效率。

附圖說明

圖1繪示一半導體測試系統(tǒng)的示意圖。

圖2繪示本發(fā)明一實施例之半導體測試系統(tǒng)的示意圖。

圖3繪示本發(fā)明一實施例之半導體測試方法的示意圖。

圖4繪示本發(fā)明一實施例之半導體測試系統(tǒng)的示意圖。

圖5繪示本發(fā)明一實施例之半導體測試方法的示意圖。

圖6繪示本發(fā)明一實施例之半導體測試方法的示意圖。

圖7繪示本發(fā)明一實施例之半導體測試系統(tǒng)的示意圖。