[發(fā)明專利]一種數(shù)據(jù)傳輸?shù)姆椒ā⒀b置、設(shè)備和系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201710061693.9
• 申請日: 2017-01-26
• 公開（公告）號(hào): CN108363670B
• 公開（公告）日: 2020-07-14
• 發(fā)明（設(shè)計(jì)）人: 陳昊;李思聰;陳亞軍
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28;G06F13/42;G06F15/78
• 代理公司: 北京中博世達(dá)專利商標(biāo)代理有限公司 11274
• 代理人: 申健

本申請?zhí)峁┮环N數(shù)據(jù)傳輸?shù)姆椒ā⒀b置、設(shè)備和系統(tǒng)，該方法包括：SoC獲取第一請求消息，第一請求消息包括存儲(chǔ)介質(zhì)的第一地址和操作類型，第一地址為處理器在所管理的內(nèi)存地址中為存儲(chǔ)介質(zhì)分配的地址；根據(jù)第一地址確定第二地址，并生成第二請求消息，第二地址為SoC在所管理的內(nèi)存地址中為存儲(chǔ)介質(zhì)在分配的地址；根據(jù)第二地址向存儲(chǔ)介質(zhì)的DMA控制器發(fā)送第一控制指令，第一控制指令用于指示DMA控制器獲取第二請求消息；當(dāng)為讀取操作時(shí)，接收所述DAM控制器發(fā)送的第一數(shù)據(jù)；向處理器發(fā)送所述第一數(shù)據(jù)；當(dāng)為寫入操作時(shí)，接收處理器發(fā)送的第二數(shù)據(jù)，并將第二數(shù)據(jù)發(fā)送給所述DMA控制器。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及存儲(chǔ)領(lǐng)域，尤其涉及一種數(shù)據(jù)傳輸?shù)姆椒ā⒀b置、設(shè)備和系統(tǒng)。

背景技術(shù)

隨著云計(jì)算、大數(shù)據(jù)、分布式系統(tǒng)、機(jī)器學(xué)習(xí)、認(rèn)知計(jì)算、增強(qiáng)現(xiàn)實(shí)(AugmentedReality，AR)、虛擬現(xiàn)實(shí)(Virtual Reality，VR)等各種新型應(yīng)用不斷產(chǎn)生，對計(jì)算系統(tǒng)的需求越來越高。各種新型的融合基礎(chǔ)設(shè)施不斷涌現(xiàn)，對融合基礎(chǔ)設(shè)施的性能和數(shù)據(jù)交互提出了更高的要求，其中，融合基礎(chǔ)設(shè)施是指將服務(wù)器、存儲(chǔ)設(shè)備、網(wǎng)絡(luò)設(shè)備、以及虛擬化軟件等數(shù)據(jù)中心的基本要素以預(yù)集成的方式，向用戶提供計(jì)算資源(如CPU、內(nèi)存)、存儲(chǔ)資源(如磁盤)、網(wǎng)絡(luò)資源(如網(wǎng)卡)，以滿足用戶的業(yè)務(wù)需求。

目前，融合基礎(chǔ)設(shè)施的數(shù)據(jù)交互方式采用直接存儲(chǔ)器存取(Direct MemoryAccess，DMA)傳輸方式，如圖1所示，在圖1所示的數(shù)據(jù)傳輸方案中：以處理器需要將待寫入的數(shù)據(jù)寫入存儲(chǔ)介質(zhì)為例：首先，處理器向片上系統(tǒng)(System on Chip，SoC)發(fā)送用于指示SoC將待寫入的數(shù)據(jù)搬移至SoC的控制指令；然后，SoC的DMA控制器根據(jù)控制指令將待寫入的數(shù)據(jù)從處理器的雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Double Data Rate，DDR)搬移至SoC的DDR中；其次，SoC再向存儲(chǔ)介質(zhì)發(fā)送寫數(shù)據(jù)指令，其中，圖1中所示的存儲(chǔ)介質(zhì)可以為非易失性高速傳輸總線(Non-Volatile Memory express，NVMe)SSD，然后，SSD的DMA控制器再將待寫入的數(shù)據(jù)從SoC的DDR中搬移至存儲(chǔ)介質(zhì)(如SSD)中。處理器讀取存儲(chǔ)介質(zhì)中待讀取的數(shù)據(jù)的過程與處理器將待寫入的數(shù)據(jù)寫入存儲(chǔ)介質(zhì)的過程類似，一次讀取操作處理過程也需要兩次DMA處理過程。

如圖1描述的方案中，在處理器和存儲(chǔ)介質(zhì)的數(shù)據(jù)傳輸過程中，需要經(jīng)過兩次DMA搬移，這樣當(dāng)存在多個(gè)存儲(chǔ)介質(zhì)時(shí)，SoC需要同時(shí)處理多個(gè)存儲(chǔ)介質(zhì)的DMA搬遷請求，導(dǎo)致耗費(fèi)更多SoC的CPU計(jì)算資源和存儲(chǔ)(Memory)資源來參與DMA搬移，使得數(shù)據(jù)傳輸效率低，時(shí)延高。

發(fā)明內(nèi)容

本申請?zhí)峁┮环N數(shù)據(jù)傳輸?shù)姆椒ā⒀b置、設(shè)備和系統(tǒng)，用以解決現(xiàn)有融合基礎(chǔ)設(shè)施數(shù)據(jù)交互場景中的一次數(shù)據(jù)傳輸，需要SoC和存儲(chǔ)介質(zhì)的兩次DMA搬移造成的時(shí)延高、傳輸效率低的問題。

為達(dá)到上述目的，本申請采用如下技術(shù)方案：

第一方面，本申請?zhí)峁┮环N數(shù)據(jù)傳輸?shù)姆椒ǎ摲椒☉?yīng)用于存儲(chǔ)系統(tǒng)中，該存儲(chǔ)系統(tǒng)包括處理器、片上系統(tǒng)SoC和存儲(chǔ)介質(zhì)，其中，處理器、SoC和存儲(chǔ)介質(zhì)之間通過擴(kuò)展外圍組件互連高速PCIe總線通信，存儲(chǔ)介質(zhì)中包含直接內(nèi)存存取DMA控制器，該方法包括：SoC獲取包括待操作數(shù)據(jù)所在的存儲(chǔ)介質(zhì)的第一地址和操作類型的第一請求消息，其中，操作類型包括讀取操作或?qū)懭氩僮鳎谝坏刂窞樗龅谝坏刂窞樗鎏幚砥髟谒芾淼膬?nèi)存地址中為所述存儲(chǔ)介質(zhì)分配的地址；SoC按照預(yù)設(shè)地址映射關(guān)系根據(jù)第一地址確定所述存儲(chǔ)介質(zhì)在SoC所管理的內(nèi)存地址中分配的第二地址；SoC再向所述存儲(chǔ)介質(zhì)的DMA控制器發(fā)送第一控制指令，該第一控制指令用于指示DMA控制器獲取攜帶第二地址和操作類型的第二請求消息；當(dāng)操作類型為讀取操作時(shí)，SoC接收DAM控制器發(fā)送的第一數(shù)據(jù)，第一數(shù)據(jù)為DMA控制器根據(jù)第二地址獲取；然后，SoC向處理器發(fā)送所述第一數(shù)據(jù)；當(dāng)操作類型為寫入操作時(shí)，SoC接收處理器發(fā)送的第二數(shù)據(jù)，并將第二數(shù)據(jù)發(fā)送給DMA控制器，觸發(fā)DMA控制器根據(jù)第二地址將第二數(shù)據(jù)寫入存儲(chǔ)介質(zhì)。