[發(fā)明專利]依據(jù)通信條件調(diào)整延遲的電子電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201710061246.3
• 申請(qǐng)日: 2017-01-25
• 公開（公告）號(hào): CN108121619B
• 公開（公告）日: 2023-08-29
• 發(fā)明（設(shè)計(jì)）人: 崔同鎬;鄭允雄
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G06F11/14
• 分類號(hào): G06F11/14;G06F1/12
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邵亞麗

1.一種電子電路，被配置為從三條或更多條通信線路接收發(fā)送信號(hào)，該電子電路包括：

多個(gè)緩沖器，被配置為基于從所述發(fā)送信號(hào)之中不同選擇的發(fā)送信號(hào)對(duì)來輸出接收信號(hào)；

時(shí)鐘-數(shù)據(jù)恢復(fù)電路，包括：

第一多個(gè)延遲單元，

時(shí)鐘恢復(fù)部，被配置為基于在所述接收信號(hào)中生成的轉(zhuǎn)變來輸出恢復(fù)時(shí)鐘，以及

數(shù)據(jù)恢復(fù)部，被配置為基于所述恢復(fù)時(shí)鐘和所述接收信號(hào)來輸出恢復(fù)信號(hào)；以及

包括第二多個(gè)延遲單元的控制值生成電路，所述控制值生成電路被配置為基于來自所述第二多個(gè)延遲單元的輸出來輸出控制值，其中：

所述恢復(fù)時(shí)鐘響應(yīng)于在所述接收信號(hào)中生成的轉(zhuǎn)變而具有第一邊沿，并且響應(yīng)于復(fù)位信號(hào)而具有第二邊沿，所述復(fù)位信號(hào)是基于所述恢復(fù)時(shí)鐘通過所述第一多個(gè)延遲單元的延遲而生成的，并且

所述恢復(fù)時(shí)鐘通過所述第一多個(gè)延遲單元的延遲被基于所述控制值來調(diào)整。

2.如權(quán)利要求1所述的電子電路，其中，所述第二多個(gè)延遲單元中的每個(gè)延遲單元中包括的邏輯門連接到彼此以復(fù)制所述第一多個(gè)延遲單元中的每個(gè)延遲單元中包括的邏輯門之間的連接。

3.如權(quán)利要求1所述的電子電路，其中：

所述控制值生成電路還包括被配置為通過組合所述接收信號(hào)來輸出組合信號(hào)的邏輯電路，并且

所述第二多個(gè)延遲單元被配置為輸出通過不同地延遲所述組合信號(hào)而生成的多個(gè)延遲組合信號(hào)。

4.如權(quán)利要求3所述的電子電路，其中：

所述控制值生成電路還包括邊沿檢測(cè)器，該邊沿檢測(cè)器被配置為基于所述組合信號(hào)和所述多個(gè)延遲組合信號(hào)來輸出檢測(cè)值，并且

所述檢測(cè)值依據(jù)所述發(fā)送信號(hào)的數(shù)據(jù)率被改變。

5.如權(quán)利要求4所述的電子電路，其中，所述檢測(cè)值包括指示所述組合信號(hào)的邊沿的比特。

6.如權(quán)利要求5所述的電子電路，其中，指示所述組合信號(hào)的所述邊沿的比特的位置與由所述接收信號(hào)定義的一個(gè)符號(hào)周期的長(zhǎng)度相關(guān)聯(lián)。

7.如權(quán)利要求4所述的電子電路，其中，所述控制值生成電路還包括除法器，該除法器被配置為通過組合所述檢測(cè)值的比特之中的參考數(shù)目的比特來生成所述控制值的比特。

8.如權(quán)利要求1所述的電子電路，其中，所述控制值生成電路還包括：

振蕩器，被配置為通過所述第二多個(gè)延遲單元生成振蕩時(shí)鐘；以及

頻率控制器，被配置為：

基于參考時(shí)鐘和所述振蕩時(shí)鐘生成振蕩控制值，以使得所述第二多個(gè)延遲單元的延遲被調(diào)整，并且

基于所述振蕩控制值輸出所述控制值，以使得所述恢復(fù)時(shí)鐘的延遲被確定。

9.如權(quán)利要求8所述的電子電路，其中，所述振蕩時(shí)鐘的頻率基于所述振蕩控制值被調(diào)整。

10.如權(quán)利要求8所述的電子電路，其中，所述頻率控制器包括：

邏輯電路，被配置為在所述參考時(shí)鐘的參考周期期間對(duì)所述振蕩時(shí)鐘的轉(zhuǎn)變計(jì)數(shù)；

比較器，被配置為將由所述邏輯電路計(jì)數(shù)的轉(zhuǎn)變計(jì)數(shù)與參考計(jì)數(shù)相比較并且輸出比較的結(jié)果；以及

值控制器，被配置為基于所述比較的結(jié)果輸出所述振蕩控制值或所述控制值。

11.如權(quán)利要求10所述的電子電路，其中：

當(dāng)所述比較的結(jié)果指示出所述轉(zhuǎn)變計(jì)數(shù)大于所述參考計(jì)數(shù)時(shí)，所述值控制器調(diào)整所述振蕩控制值以使得所述振蕩時(shí)鐘的頻率減小，并且

當(dāng)所述比較的結(jié)果指示出所述轉(zhuǎn)變計(jì)數(shù)小于所述參考計(jì)數(shù)時(shí)，所述值控制器調(diào)整所述振蕩控制值以使得所述振蕩時(shí)鐘的頻率增大。

12.如權(quán)利要求10所述的電子電路，其中，當(dāng)所述比較的結(jié)果指示出所述轉(zhuǎn)變計(jì)數(shù)與所述參考計(jì)數(shù)相等或者在所述參考計(jì)數(shù)的參考范圍內(nèi)時(shí)，所述值控制器基于所述振蕩控制值來輸出所述控制值。