[發明專利]靜電放電保護電路及方法

有效

• 申請號: 201710059798.0
• 申請日: 2017-01-24
• 公開（公告）號: CN107026434B
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 王暢資;楊子毅
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H02H9/00
• 分類號: H02H9/00
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 白華勝;王蕊

本發明公開了靜電放電保護電路及靜電放電保護方法，靜電放電保護電路，包括：靜電放電檢測電路，用于在普通模式下檢測靜電放電事件的發生，且當檢測到所述靜電放電事件發生時，產生靜電放電觸發信號；靜電放電鉗位電路，用于在靜電放電模式下根據所述靜電放電觸發信號執行放電操作；泄漏電流減小電路，用于在所述普通模式下提供偏置電壓給所述靜電放電鉗位電路以控制所述靜電放電鉗位電路的泄漏電流低于特定值。因此，由此本發明實施例可通過對靜電放電鉗位電路的泄漏電流的控制而減小整個靜電放電保護電路的泄漏電流。

【技術領域】

本發明涉及靜電放電保護技術領域，尤其涉及一種靜電放電保護電路及靜電放電保護方法。

【背景技術】

由于納米級互補金屬氧化物半導體(Complementary Metal OxideSemiconductor，CMOS)具有較薄的柵極氧化層和較淺的連接深度，在CMOS中執行靜電放電(Electrostatic Discharge，ESD)保護變得更有挑戰性。典型的ESD保護電路可包括一個n溝道金屬氧化物半導體(N-channel Metal-oxide Semiconductor，NMOS)，耦接于電源電壓和接地電壓之間作為電源鉗位(power clamp)電路。作為舉例，使用平面CMOS工藝制造的典型的1.8V ESD保護電路中的電源鉗位電路的泄漏電流在普通模式下可為～7nA(納安)。但是，當使用鰭場效應晶體管(Fin Field-Effect Transistor，FinFET)工藝制造相同的ESD保護電路，所述保護電路的電源鉗位電路的泄漏電流將顯著增加。主要的泄漏電流為FinFET(作為電源鉗位電路)的漏極與塊體(bulk)/襯底(substrate)之間(N+/P-well連接)的連接泄漏，其中，所述漏極與塊體/襯底之間的連接泄漏與FinFET的漏極與柵極之間的電壓成正比。例如，使用FinFET工藝制造的典型的1.8V ESD保護電路中的電源鉗位電路的泄漏電流在普通模式下可為～500nA(納安)。通常，多個1.8V ESD保護電路可用于輸入/輸出ESD保護電路。使用FinFET工藝制造的電源鉗位電路的總的泄漏電流不容忽視。

由于泄漏現象為ESD保護的一個缺陷，有必要設計一種新的ESD保護電路以有效地減小普通模式下的泄漏電流。

【發明內容】

本發明提供一種靜電放電保護電路及靜電放電保護方法，可有效減小靜電放電保護電路在普通模式下的泄漏電流。

本發明實施例所提供的一種靜電放電保護電路，包括：靜電放電檢測電路，用于在普通模式下檢測靜電放電事件的發生，且當檢測到所述靜電放電事件發生時，產生靜電放電觸發信號；靜電放電鉗位電路，用于在靜電放電模式下根據所述靜電放電觸發信號執行放電操作；泄漏電流減小電路，用于在所述普通模式下提供偏置電壓給所述靜電放電鉗位電路以控制所述靜電放電鉗位電路的泄漏電流低于特定值。

本發明實施例所提供的一種靜電放電保護方法，包括：在普通模式下檢測靜電放電事件的發生；在所述普通模式下為靜電放電鉗位電路提供偏置電壓以控制所述靜電放電鉗位電路的泄漏電流低于特定值；當檢測到所述靜電放電事件發生時，產生靜電放電觸發信號用于觸發靜電放電鉗位電路在靜電放電模式下執行放電操作。

基于上述描述可知，本發明實施例在普通模式下提供偏置電壓給所述靜電放電鉗位電路以控制所述靜電放電鉗位電路的泄漏電流低于特定值，由此本發明實施例可通過對靜電放電鉗位電路的泄漏電流的控制而減小整個靜電放電保護電路的泄漏電流。

【附圖說明】

本發明可通過閱讀隨后的細節描述和參考附圖所舉的實施例被更全面地理解，其中：

圖1為依據本發明的一個實施例的靜電放電(Electrostatic Discharge，ESD)保護電路的模塊示意圖。

圖2為依據本發明的一個實施例的第一靜電放電保護電路的電路框圖。