[發(fā)明專利]一種小型化高散熱性的多芯片功率放大器結構及其制作方法

在審

• 申請?zhí)枺?/td>: 201710058821.4
• 申請日: 2017-01-23
• 公開（公告）號: CN107068634A
• 公開（公告）日: 2017-08-18
• 發(fā)明（設計）人: 王宏杰;馬雷;彭小滔
• 申請（專利權）人: 合肥雷誠微電子有限責任公司
• 主分類號: H01L23/367
• 分類號: H01L23/367;H01L23/043;H01L21/60;H03F3/20
• 代理公司: 安徽省合肥新安專利代理有限責任公司34101
• 代理人: 陸麗莉,何梅生

技術領域

本發(fā)明涉及線性功率放大器的結構，具體的說是一種小型化高散熱性的多芯片功率放大器結構及其制作方法。

背景技術

射頻發(fā)射前端模塊是射頻終端器件實現(xiàn)信號傳輸?shù)年P鍵元器件。當前隨著全球無線通信用戶的快速增長及用戶對無線通信的更高端的體驗需求，市場對無線通信的帶寬的需求快速增長。為了解決這種市場需求，全球開放出來的專用無線通信頻段越來越多并且越來越擁擠。頻段利用率高的調制解調方式，例如：3G的寬帶碼分多址(Wideband Code Division Multiple Access,WCDMA),帶碼分多址(Code Division Multiple Access,CDMA),時分同步碼分多址(Time Division Synchronous Code Division Multiple Access,TD-SCDMA),以及逐漸取代3G技術成為市場主流的4G技術的Long term evolution,LTE包括成對頻譜模式(Frequency domain duplexing,FDD)及非成對頻譜模式(Time domain duplexing,TDD)。這些頻段利用率高的各種調制解調方式都對無線通信終端提出更高的要求，例如：高質量的語音通話，減少數(shù)據(jù)通信中的錯誤，快速的語音數(shù)據(jù)傳輸?shù)那袚Q，等等。

對于射頻發(fā)射前端的主力元器件射頻功率放大器及其模塊來說，就意味著在新的頻段利用率高的調制解調方式下，功率放大器必須具有較高的線性度來保障射頻信號能夠放大傳輸并且能夠盡量少信號失真。一般功率放大器的高線性度意味著降低其輸出功率來減少輸出晶體管器件的非線性諧波的產(chǎn)生。功率放大器是無線通信連接中的一個核心元件，并且是以獨立的模塊的形式出現(xiàn)在無線通信系統(tǒng)之中。現(xiàn)有的功率放大器一般采用多元件集成在一個基板上形成一個模塊(MCM)，其模塊中可能包含不局限于以下的多個元件：功率放大器芯片，功率模式控制電路通常是CMOS工藝，輸出匹配電路可以采用無源分立元件或半導體無源器件，射頻開關通常是采用GaAs pHEMT工藝或是SOI技術。各個芯片與基板的連接方式基本有兩種，一種是通過飛線技術連接芯片上的焊盤和基板上的焊盤節(jié)點，另一種是倒裝芯片技術通過芯片上的金屬凸點和基板上的節(jié)點直接通過焊錫或是銅柱對接。然而由于功率放大芯片本身的發(fā)熱量大，器件的散熱性將直接影響到線性度和放大效率，所以散熱能力往往是功率放大器設計時需要重點考慮的因素。同時，隨著終端設備的尺寸變得向更薄和更小方向發(fā)展，對器件幾何尺寸要求越來越高。因此，如何縮小的尺寸也是功率放大器件設計需要考慮的因素之一。

在現(xiàn)有的產(chǎn)品設計中，一般芯片與基板的連接方式基本有兩種，一種是通過飛線技術連接芯片上的焊盤和基板上的焊盤節(jié)點，另一種是倒裝芯片技術通過芯片上的金屬凸點和基板上的節(jié)點直接通過焊錫或是銅柱對接。多個元件的擺放一般都是并列擺放在基板表面，屬于二維結構設計。這種擺放設計除了要保證基板表面有足夠的面積能放下多個元件之外，往往還需要犧牲更多額外的平面空間用于保證良好的電性能以及生產(chǎn)工藝的穩(wěn)定性。因此二維結構設計必然造成器件的整體尺寸很難進一步減小。

以常見無線通信功率放大器輸出級連接方式為例，市場上已有的大部分功率放大器是通過飛線技術把功率放大器芯片與基板實現(xiàn)連接，如圖1所示。有的接地方式也可能是采用晶圓貫通接地TWV，如圖2所示。這兩種連接方法普遍用于線性放大器的設計。但是無論是飛線或者晶圓貫通接地方式散熱效果都不理想，因為商業(yè)HBT晶體管的發(fā)射極大多在晶體管多層材料的最上層，電流需要通過飛線或晶體管發(fā)射極之下的多層材料包括基級層，集電極層，襯底層，然后通過晶圓背面的金屬鍍層接地，熱量傳遞到基板焊盤，再通過基板的過孔和多層金屬布線，將熱量傳導至基板表面。這樣長的一個通路會引起電感以及電阻過大，從而導熱效率很差。另一方面，如圖1、圖2中，CMOS芯片跟功率放大芯片并列放置于基板表面，造成器件整體平面面積增加。