[發明專利]一種半導體器件及其制造方法和電子裝置

有效

• 申請號: 201710058816.3
• 申請日: 2017-01-23
• 公開（公告）號: CN108346563B
• 公開（公告）日: 2020-08-04
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/266
• 分類號: H01L21/266;H01L21/8234;H01L27/088;H01L29/08
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

提供半導體襯底，所述半導體襯底包括核心區和輸入輸出區，所述核心區和輸入輸出區內均包括NMOS器件區和PMOS器件區；

對所述核心區中的所述PMOS器件區內預定形成源/漏極的區域進行第一離子注入，以形成源/漏極，以及對所述輸入輸出區中的所述NMOS器件區內的預定形成源/漏極的區域進行所述第一離子注入，其中，所述第一離子注入的摻雜離子為P型摻雜離子；

對所述核心區和所述輸入輸出區中的所述PMOS器件區和所述NMOS器件區內預定形成源/漏極的區域進行第二離子注入，其中，所述第二離子注入的摻雜離子為N型摻雜離子；

在所述核心區和所述輸入輸出區中的預定形成源/漏極的區域形成金屬硅化物層，其中，在所述金屬硅化物層與所述半導體襯底的界面處摻雜有所述N型摻雜離子。

2.如權利要求1所述的制造方法，其特征在于，在所述第一離子注入之前，還包括以下步驟：在所述PMOS器件區內的預定形成源/漏極的區域形成第一應力層，以及在所述NMOS器件區內的預定形成源/漏極的區域形成第二應力層。

3.如權利要求2所述的制造方法，其特征在于，所述第一應力層的材料包括SiGe，所述第二應力層包括SiP，其中，所述SiP為富磷的Si外延層。

4.如權利要求1所述的制造方法，其特征在于，在形成所述金屬硅化物層之前，所述第一離子注入之后，還包括進行第一退火處理，以激活所述核心區中的所述PMOS器件區和所述輸入輸出區中的所述NMOS器件區內的所述源/漏極中的所述P型摻雜離子。

5.如權利要求1所述的制造方法，其特征在于，在所述第二離子注入之前，所述第一離子注入之后，還包括以下步驟：

對所述核心區和所述輸入輸出區中的所述PMOS器件區內和NMOS器件區內預定形成源/漏極的區域進行預非晶化離子注入。

6.如權利要求2所述的制造方法，其特征在于，在所述PMOS器件區的所述半導體襯底上形成有第一鰭片結構，在所述PMOS器件區內形成有橫跨所述第一鰭片結構的第一柵極結構，所述第一應力層形成在所述第一柵極結構兩側的所述第一鰭片結構中；以及

在所述NMOS器件區的所述半導體襯底上形成有第二鰭片結構，在所述NMOS器件區內形成有橫跨所述第二鰭片結構的第二柵極結構，所述第二應力層形成在所述第二柵極結構兩側的所述第二鰭片結構中。

7.如權利要求1所述的制造方法，其特征在于，在所述第二離子注入之前，所述第一離子注入之后，還包括以下步驟：

形成層間介電層，以覆蓋所述半導體襯底；

在所述層間介電層中形成第一接觸孔開口和第二接觸孔開口，其中，所述第一接觸孔開口露出所述PMOS器件區內的源/漏極區域，所述第二接觸孔開口露出所述NMOS器件區內的源/漏極區域。

8.如權利要求7所述的制造方法，其特征在于，形成所述金屬硅化物層的方法包括：

在所述第一接觸孔開口和所述第二接觸孔開口的底部和側壁上形成金屬層；

進行第二退火處理，以使所述金屬層和其所接觸的半導體襯底反應生成所述金屬硅化物層。

9.如權利要求8所述的制造方法，其特征在于，在進行所述第二退火處理步驟之前，還包括在所述金屬層上形成覆蓋層的步驟。

10.如權利要求8所述的制造方法，其特征在于，在形成所述金屬層之前，還包括進行預清洗步驟，以去除自然氧化層的步驟。

11.如權利要求8至10之一所述的制造方法，其特征在于，在所述第一接觸孔開口和所述第二接觸孔開口中填充導電層，以分別形成第一接觸孔和第二接觸孔。