[發明專利]相位插值器以及包括相位插值器的裝置

有效

• 申請號: 201710057556.8
• 申請日: 2017-01-26
• 公開（公告）號: CN108134605B
• 公開（公告）日: 2021-08-17
• 發明（設計）人: 宋坰錫;俞炳柱;成昌慶
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/18
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張川緒;王兆賡

公開了一種相位插值器以及包括相位插值器的裝置。一種相位插值器包括：控制電路，被配置為：生成與選擇的粗相位間隔對應的選擇控制信號，并且生成用于生成具有在粗相位間隔內的插值相位的相位插值時鐘信號的權重設置信號；相位選擇器，被配置為：接收多個反相延遲時鐘信號對，基于選擇控制信號從所述多個反相延遲時鐘信號對選擇至少兩個反相延遲時鐘信號對，從選擇的至少兩個反相延遲時鐘信號對選擇并且輸出與粗相位間隔對應的選擇延遲時鐘信號對；相位混合器，被配置為：從相位選擇器接收選擇延遲時鐘信號對，并且基于權重設置信號生成相位插值時鐘信號。

本申請要求于2016年11月30日提交到韓國知識產權局的第10-2016-0162295號韓國專利申請的權益，所述韓國專利申請的公開通過引用全部包含于此。

技術領域

本發明構思的至少一些示例實施例涉及一種相位插值器，更具體地說，涉及一種用于對延遲時鐘信號的相位進行有效插值的相位插值器以及包括所述相位插值器的裝置。

背景技術

盡管外圍裝置(諸如，存儲器、通信裝置或者圖形裝置)的速度以及數據傳輸速率提高，但是在一些情況下，外圍裝置的運算速度并沒有跟上處理器的運算速度。此外，經常存在新的微處理器與它們的外圍裝置之間的速度差。因此，需要一些高性能數字系統來顯著地提高外圍裝置的速度。

例如，存儲器裝置與存儲器控制器之間的數據傳輸，在通過同步時鐘信號傳輸數據的輸入和輸出方法中，總線的負載增加，并且傳輸頻率變得更快。因此，更重要的是暫時地使時鐘信號和數據同步。為此，鎖相環(PLL)電路、延遲鎖相環(DLL)電路等被使用。PLL和DLL通常包括相位插值器。相位插值器是合適地控制不同相位的兩個選擇延遲時鐘信號，并且在兩個選擇延遲時鐘信號之間生成選擇延遲時鐘信號的電路。相位插值器由于其可以精確地輸出期望的相位而被用于各種應用電路中。

發明內容

本發明構思的至少一些示例實施例提供一種減少干擾(glitch)并且改善電路設計尺寸的相位插值器以及包括所述相位插值器的裝置。

根據本發明構思的至少一些示例實施例，一種相位插值器包括：控制電路，被配置為：生成與選擇的粗相位間隔對應的選擇控制信號，并且生成用于生成具有在粗相位間隔內的插值相位的相位插值時鐘信號的權重設置信號；相位選擇器，被配置為：接收多個反相延遲時鐘信號對，基于選擇控制信號從所述多個反相延遲時鐘信號對選擇至少兩個反相延遲時鐘信號對，從選擇的至少兩個反相延遲時鐘信號對選擇并且輸出與粗相位間隔對應的選擇延遲時鐘信號對；相位混合器，被配置為：從相位選擇器接收選擇延遲時鐘信號對，并且基于權重設置信號生成相位插值時鐘信號。

根據本發明構思的至少一些示例實施例，一種相位插值器包括：相位選擇器，被配置為：選擇并且輸出與粗相位間隔對應的第一選擇延遲時鐘信號和第二選擇延遲時鐘信號；相位混合器，被配置為：生成具有在粗相位間隔內的插值相位的相位插值時鐘信號，其中，相位選擇器包括：第一選擇器，被配置為：接收第一反相延遲時鐘信號對，從第一反相延遲時鐘信號對選擇第一選擇延遲時鐘信號和第一選擇延遲時鐘反相信號，并且將第一選擇延遲時鐘信號和第一選擇延遲時鐘反相信號輸出到相位混合器；第二選擇器，被配置為：接收第二反相延遲時鐘信號對，從第二反相延遲時鐘信號對選擇第二選擇延遲時鐘信號和第二選擇延遲時鐘反相信號，并且將第二選擇延遲時鐘信號和第二選擇延遲時鐘反相信號輸出到相位混合器。

根據本發明構思的至少一些示例實施例，一種設備包括：相位插值器，包括：信號生成器，被配置為生成具有在粗相位間隔內的插值相位的相位插值時鐘信號，控制電路，被配置為將用于選擇粗相位間隔的選擇控制信號以及用于生成相位插值時鐘信號的權重設置信號提供給信號生成器；數據采樣器，被配置為：通過使用相位插值時鐘信號來對數據流進行采樣，并且生成采樣數據，其中，控制電路被配置為：在選擇控制信號的值被改變時，生成包括安全碼的權重設置信號。