[發明專利]基于指令使用的自適應電壓縮放的方法和設備

有效

• 申請號: 201710056945.9
• 申請日: 2008-07-25
• 公開（公告）號: CN107015625B
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 理查德·杰拉爾德·霍夫曼;杰弗里·托德·布里奇斯
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F1/3296
• 分類號: G06F1/3296;G06F1/324
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

1.一種用于芯片上處理系統內的自適應電壓縮放的方法，其包含：

在程序控制下，基于將操作的程序中的指令使用而從多個臨界路徑中選擇一臨界路徑以供在模仿電路上分析，所述模仿電路具有一程序可選路徑延遲電路，所述程序可選路徑延遲電路用于基于配置寄存器的配置輸出、靜態旗標以及動態旗標來選擇延遲以模仿所選臨界路徑并產生經延遲的輸出，所述配置輸出與所選臨界路徑相關聯，所述靜態旗標由編譯器設定，所述動態旗標基于指令流的解碼信息而確定；

開始測量周期以由測量電路來測量開始信號通過所述程序可選路徑延遲電路的延遲以確定與具有所選臨界路徑的功率域的操作頻率的周期相比的所選臨界路徑的時間余量，并在芯片上功能操作期間基于所述時間余量來產生調整信號，其中所選臨界路徑表示通過將在所述程序執行期間操作的所述芯片上處理系統內的指令管線級的最壞情況臨界路徑；以及

在芯片上功能操作期間，由可變電壓調節器響應于所述調整信號來調整電壓，其中所述電壓將功率供應給所述功率域。

2.根據權利要求1所述的方法，其進一步包含：

根據所述指令管線級中存儲元件之間的臨界路徑長度將指令分成多個時序類別；以及

確定在所述程序中使用的時序類別。

3.根據權利要求2所述的方法，其中基于所述程序中所使用的所述時序類別的使用頻率來選擇臨界路徑。

4.根據權利要求1所述的方法，其進一步包含：

在所述時間余量大于或等于第一延遲值但小于所述第一延遲值加上第二延遲值的情況下不對所述電壓進行調整。

5.根據權利要求4所述的方法，其進一步包含：

在所述時間余量大于或等于所述第一延遲值加上所述第二延遲值的情況下降低所述電壓。

6.根據權利要求4所述的方法，其進一步包含：

在所述時間余量小于所述第一延遲值的情況下增加所述電壓。

7.根據權利要求1所述的方法，其中通過使置放在對應臨界路徑附近的信號路徑中的等效組件實例化來模仿所述多個臨界路徑中的每一臨界路徑。

8.根據權利要求1所述的方法，其中所述模仿電路為可編程延遲電路。

9.根據權利要求8所述的方法，其進一步包含：

以配置位加載配置寄存器以選擇所述臨界路徑，所述配置位配置所述可編程延遲電路以模擬所述所選臨界路徑。

10.一種自適應電壓縮放AVS電路，其包含：

可編程時序路徑模仿電路，其用于模仿所選臨界路徑，所述模仿電路具有一程序可選路徑延遲電路，所述程序可選路徑延遲電路在程序控制下用于基于配置寄存器的配置輸出、靜態旗標以及動態旗標來選擇延遲以模仿所選臨界路徑并產生經延遲的輸出，所述配置輸出與所選臨界路徑相關聯，所述靜態旗標由編譯器設定，所述動態旗標基于指令流的解碼信息而確定；

包含所述配置寄存器的可編程控制邏輯，其用于基于將在芯片上操作的程序中的指令使用來配置所述可編程時序路徑模仿電路以模仿所選臨界路徑，其中所選臨界路徑表示通過將在所述程序執行期間在芯片上操作的芯片上處理系統內的指令管線級的最壞情況臨界路徑延遲；以及

測量電路，其用于在測量周期中測量在芯片上功能操作期間開始信號通過所述程序可選路徑延遲電路的延遲以確定與具有所選臨界路徑的功率域的操作頻率的周期相比的所選臨界路徑的時間余量，并基于所述時間余量來產生調整信號以用于控制電壓調節器的輸出電壓，其中所述電壓調節器將功率供應給所述功率域。

11.根據權利要求10所述的AVS電路，其中所述可編程時序路徑模仿電路包含：

開始信號電路，其用于產生所述開始信號且起始所述測量周期。