[發(fā)明專利]用于隨機(jī)數(shù)產(chǎn)生器的隨機(jī)性測試設(shè)備及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710055989.X
• 申請(qǐng)日: 2017-01-25
• 公開（公告）號(hào): CN108089840B
• 公開（公告）日: 2022-03-08
• 發(fā)明（設(shè)計(jì)）人: 卡爾平斯基·博赫丹;李容基;盧美貞;樸商旭;金祺倬;金容秀;崔允赫
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G06F7/58
• 分類號(hào): G06F7/58
• 代理公司: 北京銘碩知識(shí)產(chǎn)權(quán)代理有限公司 11286
• 代理人: 王兆賡;張川緒

1.一種用于測試隨機(jī)數(shù)產(chǎn)生器的設(shè)備，所述設(shè)備包括：

相關(guān)性測試電路，被配置為：提取由隨機(jī)數(shù)產(chǎn)生器產(chǎn)生的比特流中的第一多個(gè)比特對(duì)，所述第一多個(gè)比特對(duì)的每個(gè)比特對(duì)包括彼此隔開第一距離的兩個(gè)比特；獲得所述第一多個(gè)比特對(duì)的各自兩個(gè)比特之間的差的第一總和；獲得比特流中的第二多個(gè)比特對(duì)的各自兩個(gè)比特之間的差的第二總和，所述第二多個(gè)比特對(duì)的每個(gè)比特對(duì)包括彼此隔開與第一距離不同的第二距離的兩個(gè)比特；

隨機(jī)性確定電路，被配置為基于第一總和和第二總和來確定比特流的隨機(jī)性。

2.如權(quán)利要求1所述的設(shè)備，其中，第一總和和第二總和被包括在與比特流中的兩個(gè)比特之間的多個(gè)不同距離對(duì)應(yīng)的多個(gè)總和中，

其中，隨機(jī)性確定電路被配置為基于所述多個(gè)總和的最大值與最小值之間的差來確定比特流的隨機(jī)性。

3.如權(quán)利要求2所述的設(shè)備，其中，響應(yīng)于所述最大值與最小值之間的差大于第一參考值，隨機(jī)性確定電路被配置為確定比特流為非隨機(jī)的。

4.如權(quán)利要求1所述的設(shè)備，其中，相關(guān)性測試電路被配置為：對(duì)所述第一多個(gè)比特對(duì)的每個(gè)比特對(duì)的兩個(gè)比特或所述第二多個(gè)比特對(duì)的每個(gè)比特對(duì)的兩個(gè)比特執(zhí)行異或運(yùn)算，以獲得所述兩個(gè)比特之間的差。

5.如權(quán)利要求1所述的設(shè)備，其中，所述第一多個(gè)比特對(duì)的數(shù)量或所述第二多個(gè)比特對(duì)的數(shù)量對(duì)應(yīng)于所述第一距離和第二距離的最大值與比特流的比特的數(shù)量之間的差。

6.如權(quán)利要求1所述的設(shè)備，還包括：

單比特測試電路，被配置為通過對(duì)比特流中具有相同比特值的比特的數(shù)量進(jìn)行計(jì)數(shù)來產(chǎn)生計(jì)數(shù)輸出，

其中，隨機(jī)性確定電路被配置為還基于所述計(jì)數(shù)輸出來確定比特流的隨機(jī)性。

7.如權(quán)利要求6所述的設(shè)備，其中，響應(yīng)于所述計(jì)數(shù)輸出小于第二參考值，隨機(jī)性確定電路被配置為確定比特流為非隨機(jī)的。

8.如權(quán)利要求7所述的設(shè)備，其中，基于比特流的期望的熵來確定第二參考值。

9.如權(quán)利要求6所述的設(shè)備，其中，單比特測試電路被配置為產(chǎn)生包括具有比特值“0”的比特的數(shù)量和具有比特值“1”的比特的數(shù)量中的至少一個(gè)數(shù)量的計(jì)數(shù)輸出。

10.如權(quán)利要求1所述的設(shè)備，其中，隨機(jī)性確定電路被配置為將第一總和和第二總和之中的至少一個(gè)總和與第三參考值和第四參考值中的每一個(gè)進(jìn)行比較，響應(yīng)于所述至少一個(gè)總和不在第三參考值與第四參考值之間，隨機(jī)性確定電路被配置為確定比特流為非隨機(jī)的。

11.一種用于測試隨機(jī)數(shù)產(chǎn)生器的設(shè)備，所述設(shè)備包括：

M位移位寄存器，被配置為順序接收由隨機(jī)數(shù)產(chǎn)生器產(chǎn)生的N個(gè)比特；

差分運(yùn)算電路，被配置為獲得從M位移位寄存器輸出的M比特序列中數(shù)量為K的不同比特對(duì)中的每個(gè)比特對(duì)的兩個(gè)比特之間的差；

數(shù)量為K的累加器，分別接收差分運(yùn)算電路的K比特輸出的比特；

隨機(jī)性確定電路，被配置為基于所述數(shù)量為K的累加器的輸出來確定所述N個(gè)比特的隨機(jī)性，

其中，“K”、“M”和“N”中的每一個(gè)為等于或大于二的整數(shù)，

其中，所述數(shù)量為K的累加器中的每個(gè)累加器對(duì)與具有相同比特寬度的比特對(duì)對(duì)應(yīng)的差進(jìn)行累加。

12.如權(quán)利要求11所述的設(shè)備，其中，隨機(jī)性確定電路被配置為基于所述數(shù)量為K的累加器的輸出的最大值與最小值之間的差來確定所述N個(gè)比特的隨機(jī)性。

13.如權(quán)利要求12所述的設(shè)備，其中，響應(yīng)于所述最大值與最小值之間的差大于第一參考值，隨機(jī)性確定電路被配置為確定所述N個(gè)比特為非隨機(jī)的。

14.如權(quán)利要求11所述的設(shè)備，其中，差分運(yùn)算電路包括：數(shù)量為K的異或門，被分別配置為接收數(shù)量為K的比特對(duì)中的各比特對(duì)以產(chǎn)生K比特輸出。