[發明專利]半導體存儲器裝置

有效

• 申請號: 201710051698.3
• 申請日: 2017-01-20
• 公開（公告）號: CN107170478B
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 清水直樹
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C11/16
• 分類號: G11C11/16
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 李崢;劉薇

1.一種半導體存儲器裝置，包括：

第一存儲器單元，其包括第一可變電阻元件；以及

第一電路，其控制對所述第一存儲器單元執行的寫入，

其中所述第一電路

執行用于在第一時間將第一數據寫入所述第一存儲器單元的第一寫入，

確定所述第一寫入是否失敗，以及

如果所述第一寫入失敗，則在比所述第一時間更長的第二時間執行用于將所述第一數據寫入所述第一存儲器單元的第二寫入，其中

所述第一時間由具有第一脈沖寬度的第一寫入脈沖確定，并且所述第二時間由具有比所述第一脈沖寬度更大的第二脈沖寬度的第二寫入脈沖確定，

基于第一信號和第二信號的上升時間生成所述第一寫入脈沖，以及

基于所述第一信號和所述第二信號的延遲信號的上升時間生成所述第二寫入脈沖。

2.根據權利要求1所述的半導體存儲器裝置，其中

所述第一電路包括：

第一鎖存器，其臨時存儲從所述第一存儲器單元讀取的讀取數據；以及

第二鎖存器，其臨時存儲要寫入所述第一存儲器單元的寫入數據，

其中，通過檢查所述第一鎖存器中的數據和所述第二鎖存器中的數據是否相同，來確定所述第一寫入是否失敗。

3.根據權利要求2所述的半導體存儲器裝置，其中

在確定所述第一寫入是否失敗之前，將所述第一存儲器單元中的數據傳送到所述第一鎖存器。

4.根據權利要求2所述的半導體存儲器裝置，其中

響應于第一命令執行所述第一寫入，并且響應于與所述第一命令不同的第二命令執行所述第二寫入。

5.根據權利要求4所述的半導體存儲器裝置，其中

通過生成針對伴隨所述第二命令的第二數據的第三信號，防止所述第二數據被傳送到所述第二寫入中的所述第二鎖存器。

6.根據權利要求4所述的半導體存儲器裝置，其中

所述第二命令是預充電命令。

7.一種半導體存儲器裝置，包括：

第一存儲器單元，其包括第一可變電阻元件；

第二存儲器單元，其包括第二可變電阻元件；以及

第一電路，其控制對所述第一存儲器單元和所述第二存儲器單元執行的寫入，

其中所述第一電路

執行用于在第一時間將第一數據寫入所述第一存儲器單元中的第一寫入，

執行用于在所述第一時間將第二數據寫入所述第二存儲器單元中的第二寫入，

確定所述第一寫入是否失敗，并且進一步確定所述第二寫入是否失敗，

如果所述第一寫入失敗，則執行用于在比所述第一時間更長的第二時間將所述第一數據寫入所述第一存儲器單元中的第三寫入，并且如果所述第二寫入失敗，則進一步執行用于在所述第二時間將所述第二數據寫入所述第二存儲器單元中的第四寫入。

8.根據權利要求7所述的半導體存儲器裝置，其中

所述第一時間由具有第一脈沖寬度的第一寫入脈沖確定，并且所述第二時間由具有比第一脈沖寬度更大的第二脈沖寬度的第二寫入脈沖確定。

9.根據權利要求8所述的半導體存儲器裝置，其中

基于第一信號和第二信號的上升時間生成所述第一寫入脈沖，以及

基于所述第一信號和所述第二信號的延遲信號的上升時間生成所述第二寫入脈沖。

10.根據權利要求7所述的半導體存儲器裝置，其中

所述第一電路包括：

第一鎖存器，其臨時存儲從所述第一存儲器單元讀取的讀取數據；以及

第二鎖存器，其臨時存儲要寫入所述第一存儲器單元的寫入數據，

其中，通過檢查所述第一鎖存器中的數據和所述第二鎖存器中的數據是否相同來確定所述第一寫入是否失敗。