[發明專利]一種高速電路系統最壞電源噪聲的精確預測方法

有效

• 申請號: 201710049054.0
• 申請日: 2017-01-23
• 公開（公告）號: CN106886636B
• 公開（公告）日: 2019-10-25
• 發明（設計）人: 初秀琴;李桃;路建民;李玉山
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 韋全生;王品華

1.一種高速電路系統最壞電源噪聲的精確預測方法，其特征在于，包括如下步驟：

(1)對線性時不變高速電路系統的電源分配網絡進行頻域仿真，獲得電源分配網絡輸出端口的頻域自阻抗曲線；

(2)確定電源分配網絡頻域自阻抗曲線中最大峰值對應的反諧振頻率值，并利用該反諧振頻率值，對占空比為50％的周期矩形波進行調制，得到引起最壞電源噪聲的輸入碼型；

(3)對高速電路系統進行仿真，得到電源分配網絡輸出端口的上升電流I_rise和下降電流I_fall，實現步驟為：

3a)在高速電路系統驅動器的輸入端輸入上升邊波形，得到電源分配網絡輸出端口的上升電流I_rise；

3b)在高速電路系統驅動器的輸入端輸入下降邊波形，得到電源分配網絡輸出端口的下降電流I_fall；

(4)對電源分配網絡輸出端口的最壞電流進行預測：根據步驟(2)所得的輸入碼型的邊沿，對步驟(3)中得到的電源分配網絡輸出端口的上升電流I_rise和下降電流I_fall進行移位疊加，得到電源分配網絡輸出端口的最壞電流I_worst；

(5)計算電源分配網絡的時域阻抗z(t)，實現步驟為：

5a)對步驟(1)獲得的電源分配網絡頻域自阻抗曲線進行有理函數擬合，得到電源分配網絡頻域自阻抗曲線拉普拉斯域表達式；

5b)對電源分配網絡頻域自阻抗曲線拉普拉斯域表達式進行拉普拉斯反變換，得到電源分配網絡時域阻抗z(t)；

(6)對電源分配網絡輸出端口的最壞電流I_worst與電源分配網絡時域阻抗z(t)進行卷積，獲得高速電路系統的最壞電源噪聲：

2.根據權利要求1所述的一種高速電路系統最壞電源噪聲的精確預測方法，其特征在于，步驟(1)中所述的電源分配網絡輸出端口的頻域自阻抗曲線，其獲取步驟為：

1a)給電源分配網絡的輸出端口添加電流幅度恒為1A的交流電流源I(ω)，ω為角頻率，單位rad/s；

1b)對高速電路系統的電源分配網絡進行頻域仿真，得到電源分配網絡輸出端口電壓V(ω)的幅度曲線，該曲線即為電源分配網絡輸出端口的頻域自阻抗曲線。

3.根據權利要求1所述的一種高速電路系統最壞電源噪聲的精確預測方法，其特征在于，步驟(4)中所述的電源分配網絡輸出端口的最壞電流，其表達式為：

I_worst＝∑(b_k-b_k-1)s_k(t_s+(m-k)T)+I_-∞

其中：

s_i(t)＝I_rise(t)-I_low,b_i＞b_i-1

s_i(t)＝I_high-I_fall(t),otherwise

其中，I_high表示進入穩態后的“1”電流值，I_low表示進入穩態后的“0”電流值，I_-∞為電源分配網絡輸出端口電流的直流偏置，t_s為數據采樣處的相位，T表示一個比特時寬，b_k為第k時刻輸入的碼元符號。

4.根據權利要求1所述的一種高速電路系統最壞電源噪聲的精確預測方法，其特征在于，步驟5a)中所述的電源分配網絡頻域自阻抗曲線拉普拉斯域表達式，具體公式為：

其中，c為常數，b_m為第m個實數極點，a_m為與b_m相對應的留數，M為函數實數極點的總數，p_nr-jp_ni，p_nr+jp_ni為第n個共軛極點，相對應的留數為k_nr-jk_ni，k_nr+jk_ni，N為函數共軛極點對的總數，s為拉普拉斯變量。

5.根據權利要求1所述的一種高速電路系統最壞電源噪聲的精確預測方法，其特征在于，步驟5b)中所述的電源分配網絡時域阻抗z(t)，其表達式為：

其中，c為常數，b_m為第m個實數極點，a_m為與b_m相對應的留數，M為函數實數極點的階數，p_nr-jp_ni，p_nr+jp_ni為共軛極點，相對應的留數為k_nr-jk_ni，k_nr+jk_ni，s為拉普拉斯變量。