[發明專利]一種I/O接口電路輸出狀態的檢測電路和電子系統

有效

• 申請號: 201710040172.5
• 申請日: 2017-01-18
• 公開（公告）號: CN108322211B
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 郭振業;蘇振江
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

1.一種I/O接口電路輸出狀態的檢測電路，I/O數據信號經由所述I/O接口電路輸出為I/O驅動信號，其特征在于，所述檢測電路包括：

比較窗口生成電路，適于檢測所述I/O數據信號，響應于所述I/O數據信號的上升沿，所述比較窗口生成電路生成第一單脈沖信號，所述第一單脈沖信號定義第一時間窗口，響應于所述I/O數據信號的下降沿，所述比較窗口生成電路生成第二單脈沖信號，所述第二單脈沖信號定義第二時間窗口；

第一比較電路，接收所述第一單脈沖信號，適于在所述第一時間窗口內，比較所述I/O驅動信號和預設的高電平參考信號，以得到第一比較結果；

第二比較電路，接收所述第二單脈沖信號，適于在所述第二時間窗口內，比較所述I/O驅動信號和預設的低電平參考信號，以得到第二比較結果，所述低電平參考信號的幅度小于所述高電平參考信號的幅度，所述第一比較結果和第二比較結果指示對所述I/O驅動信號的狀態的檢測結果；

所述比較窗口生成電路包括：

第一脈沖生成電路，適于響應于所述I/O數據信號的上升沿，生成有效電平為邏輯高電平的所述第一單脈沖信號，所述第一單脈沖信號作用于所述第一比較電路的使能端；

第二脈沖生成電路，適于響應于在所述I/O數據信號的下降沿，生成有效電平為邏輯高電平所述第二單脈沖信號，所述第二單脈沖信號作用于所述第二比較電路的使能端；

所述第一脈沖生成電路包括：

第一開關電路，在其控制端為邏輯低電平時導通，在其控制端為邏輯高電平時關斷，其控制端接收所述I/O數據信號，其第一端接收所述I/O接口電路的供電電壓，其第二端耦接第一開關節點；

第二開關電路，在其控制端為邏輯高電平時導通，在其控制端為邏輯低電平時關斷，其控制端接收所述第一單脈沖信號，其第一端耦接所述第一開關節點，其第二端接地；

第一與門，其第一輸入端耦接所述第一開關節點，其第二輸入端接收所述I/O數據信號，其輸出端輸出第一邏輯信號；

第一延時鏈電路，適于對所述第一邏輯信號進行延遲，以得到所述第一單脈沖信號。

2.根據權利要求1所述的檢測電路，其特征在于，所述第一延時鏈電路包括偶數個級聯的反相器。

3.根據權利要求1所述的檢測電路，其特征在于，所述第二脈沖生成電路包括：

反相電路，適于對所述I/O數據信號進行反相；

第三開關電路，在其控制端為邏輯低電平時導通，在其控制端為邏輯高電平時關斷，其控制端接收所述I/O數據信號，其第一端接收所述I/O接口電路的供電電壓，其第二端耦接第二開關節點；

第四開關電路，在其控制端為邏輯高電平時導通，在其控制端為邏輯低電平時關斷，其控制端接收所述第二單脈沖信號，其第一端耦接所述第二開關節點，其第二端接地；

第二與門，其第一輸入端耦接所述第二開關節點，其第二輸入端接收所述I/O數據信號，其輸出端輸出第二邏輯信號；

第二延時鏈電路，適于對所述第二邏輯信號進行延遲，以得到所述第二單脈沖信號。

4.根據權利要求3所述的檢測電路，其特征在于，所述第二延時鏈電路包括偶數個級聯的反相器。

5.根據權利要求1至4任一項所述的檢測電路，其特征在于，所述I/O接口電路包括：I/O驅動電路，適于增加所述I/O數據信號的驅動能力，以得到所述I/O驅動信號。

6.根據權利要求1至4任一項所述的檢測電路，其特征在于，還包括：第一分壓電路，適于對所述I/O接口電路的供電電壓以第一分壓比進行分壓，以得到所述高電平參考信號。

7.根據權利要求6所述的檢測電路，其特征在于，還包括：第二分壓電路，適于對所述I/O接口電路的供電電壓以第二分壓比進行分壓，以得到所述低電平參考信號，所述第二分壓比小于所述第一分壓比。

8.一種電子系統，其特征在于，包括所述I/O接口電路和權利要求1至7任一項所述的I/O接口電路輸出狀態的檢測電路。